JPS5999841A - コ−ド受信装置 - Google Patents
コ−ド受信装置Info
- Publication number
- JPS5999841A JPS5999841A JP20846582A JP20846582A JPS5999841A JP S5999841 A JPS5999841 A JP S5999841A JP 20846582 A JP20846582 A JP 20846582A JP 20846582 A JP20846582 A JP 20846582A JP S5999841 A JPS5999841 A JP S5999841A
- Authority
- JP
- Japan
- Prior art keywords
- data
- code
- memory
- address
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明はデータ受信装置に関する。
−・般にデータを送信する場合にこのデータに送信先コ
ードと送信元コードを付加して送ることが行われる。受
信側では送られて来たデータが自分の所に送られてきた
ものかどうか送信先コードと自分のコードとを比較して
検出し、自分の所に送られて来たものであった場合には
データを受信し、そして受信し終わると送信元コードを
読みとって送信元へ受信確認信号を送信することを行う
。従って受信装置においては送信先コードおよび送信元
コードを読み取り比較することが行われるが、従来この
比較はＣＰＵで行われていた。このためＣＰＵはこのだ
めの処理時間が必要であった。しかしながらＣＩ）Ｕに
おいて比較処理に用いることが可能となりＣＰＵの処理
能力を向上させることができる。
ードと送信元コードを付加して送ることが行われる。受
信側では送られて来たデータが自分の所に送られてきた
ものかどうか送信先コードと自分のコードとを比較して
検出し、自分の所に送られて来たものであった場合には
データを受信し、そして受信し終わると送信元コードを
読みとって送信元へ受信確認信号を送信することを行う
。従って受信装置においては送信先コードおよび送信元
コードを読み取り比較することが行われるが、従来この
比較はＣＰＵで行われていた。このためＣＰＵはこのだ
めの処理時間が必要であった。しかしながらＣＩ）Ｕに
おいて比較処理に用いることが可能となりＣＰＵの処理
能力を向上させることができる。
本発明は上述した点にかんがみ、 ＣＰＵでの指定コー
ドの比較処理時間の損失を防ぎ、同時に比較処理に用す
るプログラムロードのエラーから解放し、さらに又送信
元コードを同時に比較することにより、受は取り確認コ
ードの送出が早く行なえるようにしたコード受信装置を
提供することを目的とする。
ドの比較処理時間の損失を防ぎ、同時に比較処理に用す
るプログラムロードのエラーから解放し、さらに又送信
元コードを同時に比較することにより、受は取り確認コ
ードの送出が早く行なえるようにしたコード受信装置を
提供することを目的とする。
本発明は送信先コードおよび送信元コードの比較をメモ
リを用いてハード的に行うようにしてＣＰＵでの比較処
理をなくしたものである。
リを用いてハード的に行うようにしてＣＰＵでの比較処
理をなくしたものである。
以下本発明を図面を参照して詳細に説明する。
図面は本発明の一実施例を示すものである。図に示すよ
うに、受イｆｌＬ、だデータＤ１が第ｌのメモリ１およ
び第２のメモリ２に入力される。４π１のメモ！Ｊ−１
ではデータＤＩ中の受信先コードアドレスによりメモリ
ーアドレス番地が指定され、このアドレス番地にあらか
じめ寝き込まれたデー−夕が出力される。同様に第２の
メモリー２では送信コードアドレスによりメモリーアド
レス番地が指定され、このアドレス番地にあらかじめ書
き込まれたーデ４−タが出力される。第１のメモリー
１の各アドレス番地ｔこは受信されたデータＤ１がこの
受信装置に送られてくるべきものであった場合にはデー
タＤＩ中の送（ｉ先アドレスコードで指定されるメモリ
アドレス番地に特定のデータ例えばｔ＋１″が書き込ま
れており、その他のアドレス番地には違うデータ例えば
０″が書き込すれている。従って第１のメモリー１から
出力されたデータを見れば受信したデータがこの受信装
置に真に送られてくるべきものであったかどうかわかる
。つまりこのメモリー１自身が比較機能を有する。同様
に第２のメモリー２にも各アドレス番地にそれぞれ所定
のデータを末き込んでおけばデータＤＩの送信元コード
アドレスに９しり指定されるデータが出力されているの
で、この出力デー！Ｘを見れば送イΔ元がどこであるか
わかる。
うに、受イｆｌＬ、だデータＤ１が第ｌのメモリ１およ
び第２のメモリ２に入力される。４π１のメモ！Ｊ−１
ではデータＤＩ中の受信先コードアドレスによりメモリ
ーアドレス番地が指定され、このアドレス番地にあらか
じめ寝き込まれたデー−夕が出力される。同様に第２の
メモリー２では送信コードアドレスによりメモリーアド
レス番地が指定され、このアドレス番地にあらかじめ書
き込まれたーデ４−タが出力される。第１のメモリー
１の各アドレス番地ｔこは受信されたデータＤ１がこの
受信装置に送られてくるべきものであった場合にはデー
タＤＩ中の送（ｉ先アドレスコードで指定されるメモリ
アドレス番地に特定のデータ例えばｔ＋１″が書き込ま
れており、その他のアドレス番地には違うデータ例えば
０″が書き込すれている。従って第１のメモリー１から
出力されたデータを見れば受信したデータがこの受信装
置に真に送られてくるべきものであったかどうかわかる
。つまりこのメモリー１自身が比較機能を有する。同様
に第２のメモリー２にも各アドレス番地にそれぞれ所定
のデータを末き込んでおけばデータＤＩの送信元コード
アドレスに９しり指定されるデータが出力されているの
で、この出力デー！Ｘを見れば送イΔ元がどこであるか
わかる。
第１のメ−しり−１の出力はラッチ回路３に送られて、
いったん蓄積される。これは第１および第２のメｅｌＪ
−１，２の出力を同時に比較するためである すなわち
データフォーマット上送信先コードがＬ入信元コードよ
り先に送られてくる関係上、第１のメモリー１の出力デ
ータが第２のメモリー２の出力データよりも先に出力さ
れ、これを揃えるためにラッチ回路３で第２のメモリー
出力が現われるまで第１のメモリー出力を保持する。こ
うして第１のメモリー出力および第２のメモリー出力は
ＯＲゲート４で同時にゲートされ、その後層ゲート５で
両出力が比較し選択され１ビツトの情報Ｄ２として出力
される。これにより送られて米だデータをＣＰＵが処理
しはじめる。このようにして送信先コード、送信元コー
ドの比較が完全にハードで行われる。
いったん蓄積される。これは第１および第２のメｅｌＪ
−１，２の出力を同時に比較するためである すなわち
データフォーマット上送信先コードがＬ入信元コードよ
り先に送られてくる関係上、第１のメモリー１の出力デ
ータが第２のメモリー２の出力データよりも先に出力さ
れ、これを揃えるためにラッチ回路３で第２のメモリー
出力が現われるまで第１のメモリー出力を保持する。こ
うして第１のメモリー出力および第２のメモリー出力は
ＯＲゲート４で同時にゲートされ、その後層ゲート５で
両出力が比較し選択され１ビツトの情報Ｄ２として出力
される。これにより送られて米だデータをＣＰＵが処理
しはじめる。このようにして送信先コード、送信元コー
ドの比較が完全にハードで行われる。
以上述べたように本発明によれば、データの受４ｇ先ア
ドレス及び送信側アドレスが１ビツトの情報で判断出来
るので、 ＣＰＵがコードの比較処理を行なわずにすみ
、他の処理を行なえるので、ＣＰＵの処理能力の向上に
なる。特に本発明において送信側のコード選択も同時に
行なえることは、上記のようなＣＰＵの処理時間を受は
取り確認コードの送出処理にまわずことが出来、受は取
り確認コードを早く送出することか出来る。これは同時
に伝送バスを専有する時間の短縮になり、より多くの情
報を伝送することが出来る。
ドレス及び送信側アドレスが１ビツトの情報で判断出来
るので、 ＣＰＵがコードの比較処理を行なわずにすみ
、他の処理を行なえるので、ＣＰＵの処理能力の向上に
なる。特に本発明において送信側のコード選択も同時に
行なえることは、上記のようなＣＰＵの処理時間を受は
取り確認コードの送出処理にまわずことが出来、受は取
り確認コードを早く送出することか出来る。これは同時
に伝送バスを専有する時間の短縮になり、より多くの情
報を伝送することが出来る。
〔発明の変形施Ｊ
前記実施例において、ラッチを２段にすることによりメ
モリーの数を１／２にすることが出来る。
モリーの数を１／２にすることが出来る。
これはメモリーに掲調を用い、内容を誉き換えることに
より実現出来る。同様に受信側のステーションのＪ −
ドを１品１の内容を書き換えることにより、ステーショ
ン同士を交換することが出来る。
より実現出来る。同様に受信側のステーションのＪ −
ドを１品１の内容を書き換えることにより、ステーショ
ン同士を交換することが出来る。
図面は本発明の一実施例を示すものである。
Ｄ］ データ人力
ｌ・・・受信先コード選択メモリー
２ ・送信側コード選択メモリー
３ 受信先選択データラッチ
４・・送受イご個選択データ同期ゲート５・・・迅択デ
ータゲー ト 代理人 弁理士 則 近 憲 佑 （ほか１名）
ータゲー ト 代理人 弁理士 則 近 憲 佑 （ほか１名）
Claims (1)
- 【特許請求の範囲】 送信先コードのアドレス人力により、あらかじす め書き込まれたデータを出力する第１のメモ屏−と送信
元コードのアドレス入力によりデータを出力する第２の
メモリーと両データを同時に比較するための手段と、両
コードを比較し選択するためのゲート回路とを備えるこ
とを特徴とするコード受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20846582A JPS5999841A (ja) | 1982-11-30 | 1982-11-30 | コ−ド受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20846582A JPS5999841A (ja) | 1982-11-30 | 1982-11-30 | コ−ド受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5999841A true JPS5999841A (ja) | 1984-06-08 |
Family
ID=16556626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20846582A Pending JPS5999841A (ja) | 1982-11-30 | 1982-11-30 | コ−ド受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5999841A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248145A (ja) * | 1985-08-27 | 1987-03-02 | Sony Corp | リモ−トコントロ−ルシステム |
-
1982
- 1982-11-30 JP JP20846582A patent/JPS5999841A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248145A (ja) * | 1985-08-27 | 1987-03-02 | Sony Corp | リモ−トコントロ−ルシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1173928A (en) | Channel interface circuit | |
| CA1222058A (en) | Buffer system with detection of read or write circuits failures | |
| JPS5947905B2 (ja) | 共通伝送路を用いた情報の伝送方法 | |
| US4734676A (en) | Method and device for detecting a particular bit pattern in a serial train of bits | |
| JPS5999841A (ja) | コ−ド受信装置 | |
| JPS6136860A (ja) | マイクロプロセツサの相互接続方法 | |
| JPS6019821B2 (ja) | シリアルデ−タ受信方式 | |
| US5790893A (en) | Segmented concurrent receive/transfer interface using shared RAM storage | |
| US6772242B2 (en) | Communication device using three-step communication buffers | |
| EP0279627A2 (en) | Communication apparatus | |
| KR950009763B1 (ko) | 2개의 cpu로 구성된 시스팀에서의 cpu간 데이타 전송 및 동기화 방법 | |
| KR100288373B1 (ko) | 멀티 충전구 충전장치의 충전 방법 | |
| JP3334478B2 (ja) | 単方向ループ型伝送システムにおける一斉同報の通信方法 | |
| JPH0234518B2 (ja) | ||
| RU1807495C (ru) | Устройство дл сопр жени процессоров | |
| JPH0520783B2 (ja) | ||
| JPH0444156A (ja) | 転送データ生成装置 | |
| JPH04273358A (ja) | Ｄｍａｃ内蔵型ワンチップマイクロコンピュータ | |
| KR19980035314A (ko) | 피엘씨의 데이타 송수신 방법 | |
| JPS598047A (ja) | 端末制御方式 | |
| JPS63234749A (ja) | メツセ−ジ伝送装置 | |
| JPS61136400A (ja) | タイムスロツト変換装置 | |
| JPS59226962A (ja) | デ−タ交換装置 | |
| JPS6089263A (ja) | メモリ内容保護方式 | |
| JPH07110018B2 (ja) | シリアル通信装置 |