JPS6135699B2 - - Google Patents
Info
- Publication number
- JPS6135699B2 JPS6135699B2 JP8181980A JP8181980A JPS6135699B2 JP S6135699 B2 JPS6135699 B2 JP S6135699B2 JP 8181980 A JP8181980 A JP 8181980A JP 8181980 A JP8181980 A JP 8181980A JP S6135699 B2 JPS6135699 B2 JP S6135699B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- main surface
- metal layer
- semiconductor
- dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 75
- 239000002184 metal Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 15
- 238000003825 pressing Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 101100008046 Caenorhabditis elegans cut-2 gene Proteins 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Description
【発明の詳細な説明】
周知のように、トランジスタ、IC等の半導体
装置を製造する場合、まず一枚の半導体ウエハ上
に、同時に多数の半導体素子を作成する。次に、
半導体ウエハの半導体素子を作成した一主表面に
あらかじめ定められた線（通常、スクライブライ
ンと称する。）に沿つて切込みを施す。この切込
みの手段としては、ポイントスクライブ装置、回
転砥石による切込み装置等が用いられ、いずれの
場合にも、半導体ウエハの半導体素子を作成した
一主表面側から、所定の深さまで切込みが施され
る。切込みを施した半導体ウエハは、次に分割工
程において分割され、個々のトランジスタ、IC
等の半導体素子となる。前記の切込みは、半導体
ウエハの厚み方向所定の深さ迄しか施されておら
ないので、半導体ウエハを完全に分離して、個々
の半導体素子となす為には、分割工程において、
切込みに従つて、他の主表面、即ち半導体素子の
作成されておらない主面まで半導体ウエハを割る
事が必要なのである。この半導体ウエハの分割の
ために、従来用いられて来た分割方法の一例につ
いて、第１図によつて説明する。第１図におい
て、切込み２を施した半導体ウエハ１は、シート
状の下敷５を介して、台４の上に切込み２のある
一主表面を上方にして載せられる。下敷５は、分
割後の半導体ウエハ１の取り扱いを容易ならしめ
る為に用いるものであり、台４は、所定の曲率を
有している。台４の上方には、対向して押圧部分
６が設けられており、押圧部分６も、台４の曲率
にほヾ等しい所定の曲率を有している。台４の上
に下敷５、半導体ウエハ１の順に載せた後、押圧
部分６を所定の高さまで下降させる。すると、図
に示すように、半導体ウエハ１は、台４と押圧部
分６にはさまれて、半導体ウエハ１全体が、上記
切込みの設けられた半導体ウエハ１の一主表面を
外周とし、他の主表面を内周とした凸曲面状に変
形させられる事になる。ところが、半導体ウエハ
１は、切込み２の施されている所と、施されてい
ない所とでは、曲げに対する強度が異なるので、
切込み２の部分においてのみ割れ３を生じ、その
結果、個々の半導体素子へと分割されるというわ
けである。
装置を製造する場合、まず一枚の半導体ウエハ上
に、同時に多数の半導体素子を作成する。次に、
半導体ウエハの半導体素子を作成した一主表面に
あらかじめ定められた線（通常、スクライブライ
ンと称する。）に沿つて切込みを施す。この切込
みの手段としては、ポイントスクライブ装置、回
転砥石による切込み装置等が用いられ、いずれの
場合にも、半導体ウエハの半導体素子を作成した
一主表面側から、所定の深さまで切込みが施され
る。切込みを施した半導体ウエハは、次に分割工
程において分割され、個々のトランジスタ、IC
等の半導体素子となる。前記の切込みは、半導体
ウエハの厚み方向所定の深さ迄しか施されておら
ないので、半導体ウエハを完全に分離して、個々
の半導体素子となす為には、分割工程において、
切込みに従つて、他の主表面、即ち半導体素子の
作成されておらない主面まで半導体ウエハを割る
事が必要なのである。この半導体ウエハの分割の
ために、従来用いられて来た分割方法の一例につ
いて、第１図によつて説明する。第１図におい
て、切込み２を施した半導体ウエハ１は、シート
状の下敷５を介して、台４の上に切込み２のある
一主表面を上方にして載せられる。下敷５は、分
割後の半導体ウエハ１の取り扱いを容易ならしめ
る為に用いるものであり、台４は、所定の曲率を
有している。台４の上方には、対向して押圧部分
６が設けられており、押圧部分６も、台４の曲率
にほヾ等しい所定の曲率を有している。台４の上
に下敷５、半導体ウエハ１の順に載せた後、押圧
部分６を所定の高さまで下降させる。すると、図
に示すように、半導体ウエハ１は、台４と押圧部
分６にはさまれて、半導体ウエハ１全体が、上記
切込みの設けられた半導体ウエハ１の一主表面を
外周とし、他の主表面を内周とした凸曲面状に変
形させられる事になる。ところが、半導体ウエハ
１は、切込み２の施されている所と、施されてい
ない所とでは、曲げに対する強度が異なるので、
切込み２の部分においてのみ割れ３を生じ、その
結果、個々の半導体素子へと分割されるというわ
けである。
上述の従来の半導体ウエハの分割方法は、しか
しながら、半導体ウエハの裏面に設けられた金属
層までは分割する事が困難であるという欠点を有
していた。この欠点の詳細を第２図によつて説明
する。第２図は分割後の半導体ウエハを示すもの
である。半導体ウエハ１は、分割して個々の半導
体素子１―１とした後、半導体素子１―１を例え
ばリードフレーム、セラミツク製中空容器等の半
導体装置用容器に接合する際の便宜の為、その他
の主表面、つまり切込み２を施さない側の主面に
蒸着等の方法により、金属層７を設けてある。金
属層７は、例えば、数μｍの厚さの金である。こ
の金属層７は、半導体ウエハ１に比べて、はるか
に延性に富み、曲げに対する強度も強く、従つて
第１図において説明した従来の半導体ウエハの分
割方法によつては容易に分断され得ないのであ
る。その結果、折角半導体ウエハ１に割れ３を発
生させても、半導体素子１―１は金属層７におい
て相互に繋がり、結局完全に分割する事は出来な
いという欠点を有していた。
しながら、半導体ウエハの裏面に設けられた金属
層までは分割する事が困難であるという欠点を有
していた。この欠点の詳細を第２図によつて説明
する。第２図は分割後の半導体ウエハを示すもの
である。半導体ウエハ１は、分割して個々の半導
体素子１―１とした後、半導体素子１―１を例え
ばリードフレーム、セラミツク製中空容器等の半
導体装置用容器に接合する際の便宜の為、その他
の主表面、つまり切込み２を施さない側の主面に
蒸着等の方法により、金属層７を設けてある。金
属層７は、例えば、数μｍの厚さの金である。こ
の金属層７は、半導体ウエハ１に比べて、はるか
に延性に富み、曲げに対する強度も強く、従つて
第１図において説明した従来の半導体ウエハの分
割方法によつては容易に分断され得ないのであ
る。その結果、折角半導体ウエハ１に割れ３を発
生させても、半導体素子１―１は金属層７におい
て相互に繋がり、結局完全に分割する事は出来な
いという欠点を有していた。
本発明は、上記の従来の半導体ウエハの分割方
法の有する欠点を解決するためになされたもので
従来の半導体ウエハを分割する工程に、更に半導
体ウエハを弾性体の基板上に載置して半導体ウエ
ハの一主表面側から切込み部に対して局部的に押
圧する工程を加える事により解決しようとするも
のである。
法の有する欠点を解決するためになされたもので
従来の半導体ウエハを分割する工程に、更に半導
体ウエハを弾性体の基板上に載置して半導体ウエ
ハの一主表面側から切込み部に対して局部的に押
圧する工程を加える事により解決しようとするも
のである。
以下、本発明の一実施例を図により説明する。
第３図は、本発明になる半導体ウエハの分割方法
の一実施例を示す正面断面図である。図におい
て、半導体ウエハ１は、先述の従来の方法による
分割を実施した後、更に本発明になる半導体ウエ
ハの分割方法を適用しているものである。なお図
中符号１〜７は前記従来のものと同一につき説明
を省略する。即ち軟質ゴム材よりなる弾性体の基
板８上に、下敷５を介して半導体ウエハ１を切込
み２のある一主表面を上方にして載置する。基板
８の上方には所定の曲率を有するローラ９が設け
られており、ローラ９は基板８に対し、図中Ａで
示す矢印方向に相対的に移動可能に構成されてい
る。ローラ９は、その高さが基板８に対して、所
定の高さに定められて設置されており、従つて、
切込み２の設けられた半導体ウエハ１の一主表面
側から上記切込み部２に対して局部的に所定量だ
け押厚しながら移動する。ローラ９が、半導体ウ
エハ１上の切込み２を押圧すると、軟質ゴム材よ
りなる基板８上に置かれた半導体素子１―１は、
切込み２の角部分２―１を支点として、相隣り合
う半導体素子１―１が、ローラ９の曲率に沿うよ
うに移動する。その結果、半導体ウエハ１の裏面
に設けられた金属層７は、切込み２の直下の部分
７―１において、これを引き伸ばす方向の力を受
ける事になり、半導体ウエハ１は、金属層７も含
めて完全に分割されるものである。ローラ９が移
動するにともなつて、切込み２の設けられた半導
体ウエハ１は、一主表面側から上記切込み２部に
対する局部的な押圧が次々と与えられてゆき、最
終的には、金属層７も含めて完全に個々の半導体
素子に分割されてしまうのである。
第３図は、本発明になる半導体ウエハの分割方法
の一実施例を示す正面断面図である。図におい
て、半導体ウエハ１は、先述の従来の方法による
分割を実施した後、更に本発明になる半導体ウエ
ハの分割方法を適用しているものである。なお図
中符号１〜７は前記従来のものと同一につき説明
を省略する。即ち軟質ゴム材よりなる弾性体の基
板８上に、下敷５を介して半導体ウエハ１を切込
み２のある一主表面を上方にして載置する。基板
８の上方には所定の曲率を有するローラ９が設け
られており、ローラ９は基板８に対し、図中Ａで
示す矢印方向に相対的に移動可能に構成されてい
る。ローラ９は、その高さが基板８に対して、所
定の高さに定められて設置されており、従つて、
切込み２の設けられた半導体ウエハ１の一主表面
側から上記切込み部２に対して局部的に所定量だ
け押厚しながら移動する。ローラ９が、半導体ウ
エハ１上の切込み２を押圧すると、軟質ゴム材よ
りなる基板８上に置かれた半導体素子１―１は、
切込み２の角部分２―１を支点として、相隣り合
う半導体素子１―１が、ローラ９の曲率に沿うよ
うに移動する。その結果、半導体ウエハ１の裏面
に設けられた金属層７は、切込み２の直下の部分
７―１において、これを引き伸ばす方向の力を受
ける事になり、半導体ウエハ１は、金属層７も含
めて完全に分割されるものである。ローラ９が移
動するにともなつて、切込み２の設けられた半導
体ウエハ１は、一主表面側から上記切込み２部に
対する局部的な押圧が次々と与えられてゆき、最
終的には、金属層７も含めて完全に個々の半導体
素子に分割されてしまうのである。
以上説明した様に、本発明になる半導体ウエハ
の分割方法によれば、一主表面に多数の切込みを
設けた半導体ウエハの他の主表面に金属層を設
け、この金属層上に設けた上記半導体ウエハ全体
を、上記切込みの設けられた半導体ウエハの一主
表面を外周とし上記金属層を内周として凸曲面状
に変形させて上記半導体ウエハを分割する工程
と、上記半導体ウエハを設けた上記金属層を弾性
体の基板上に載置し、上記切込みの設けられた半
導体ウエハの一主表面側から上記切込み部に対し
て局部的に押圧することにより上記金属層を分割
する工程とにより上記半導体ウエハを分割するよ
うにしているので、半導体素子が損傷することな
く、半導体ウエハを、裏面に施された金属層まで
含めて完全に個々の半導体素子に分割することが
可能となるので、分割後のウエハの取り扱いは容
易となり、半導体装置の製造上、生産性の向上と
いう効果をもたらすものである。
の分割方法によれば、一主表面に多数の切込みを
設けた半導体ウエハの他の主表面に金属層を設
け、この金属層上に設けた上記半導体ウエハ全体
を、上記切込みの設けられた半導体ウエハの一主
表面を外周とし上記金属層を内周として凸曲面状
に変形させて上記半導体ウエハを分割する工程
と、上記半導体ウエハを設けた上記金属層を弾性
体の基板上に載置し、上記切込みの設けられた半
導体ウエハの一主表面側から上記切込み部に対し
て局部的に押圧することにより上記金属層を分割
する工程とにより上記半導体ウエハを分割するよ
うにしているので、半導体素子が損傷することな
く、半導体ウエハを、裏面に施された金属層まで
含めて完全に個々の半導体素子に分割することが
可能となるので、分割後のウエハの取り扱いは容
易となり、半導体装置の製造上、生産性の向上と
いう効果をもたらすものである。
第１図は、従来の半導体ウエハの分割方法の一
例を示す正面断面図、第２図は従来の半導体ウエ
ハの分割方法により分割された半導体ウエハの一
部分の正面断面図、第３図は、本発明になる半導
体ウエハの分割方法の一実施例を示す正面断面図
である。 図中、１は半導体ウエハ、１―１は半導体素
子、２は切込み、２―１は角部分、３は割れ、４
は台、５は下敷、６は押圧部分、７は金属層、８
は基板、９はローラ。図中、同一符号は、同一又
は相当部分を示す。
例を示す正面断面図、第２図は従来の半導体ウエ
ハの分割方法により分割された半導体ウエハの一
部分の正面断面図、第３図は、本発明になる半導
体ウエハの分割方法の一実施例を示す正面断面図
である。 図中、１は半導体ウエハ、１―１は半導体素
子、２は切込み、２―１は角部分、３は割れ、４
は台、５は下敷、６は押圧部分、７は金属層、８
は基板、９はローラ。図中、同一符号は、同一又
は相当部分を示す。
Claims (1)
- １ 一主表面に多数の切込みを設けた半導体ウエ
ハの他の主表面に金属層を設け、この金属層上に
設けた上記半導体ウエハ全体を、上記切込みの設
けられた半導体ウエハの一主表面を外周とし上記
金属層を内周として凸曲面状に変形させて上記半
導体ウエハを分割する工程と、上記半導体ウエハ
を設けた上記金属層を弾性体の基板上に載置し、
上記切込みの設けられた半導体ウエハの一主表面
側から上記切込み部に対して局部的に押圧するこ
とにより上記金属層を分割する工程とを備えたこ
とを特徴とする半導体ウエハの分割方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8181980A JPS577139A (en) | 1980-06-16 | 1980-06-16 | Splitting of semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8181980A JPS577139A (en) | 1980-06-16 | 1980-06-16 | Splitting of semiconductor wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS577139A JPS577139A (en) | 1982-01-14 |
| JPS6135699B2 true JPS6135699B2 (ja) | 1986-08-14 |
Family
ID=13757091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8181980A Granted JPS577139A (en) | 1980-06-16 | 1980-06-16 | Splitting of semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS577139A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109755177A (zh) * | 2017-11-06 | 2019-05-14 | 泰科电子(上海)有限公司 | 掰片装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6490156A (en) * | 1987-09-29 | 1989-04-06 | Kao Corp | P-phenylenediamine derivative and its production |
| JP2012089721A (ja) * | 2010-10-21 | 2012-05-10 | Toshiba Corp | 半導体装置の製造方法、半導体装置 |
| DE102012111358A1 (de) * | 2012-11-23 | 2014-05-28 | Osram Opto Semiconductors Gmbh | Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip |
| JP6262960B2 (ja) * | 2013-08-23 | 2018-01-17 | 三星ダイヤモンド工業株式会社 | 基板分断装置 |
-
1980
- 1980-06-16 JP JP8181980A patent/JPS577139A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109755177A (zh) * | 2017-11-06 | 2019-05-14 | 泰科电子(上海)有限公司 | 掰片装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS577139A (en) | 1982-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3897627A (en) | Method for manufacturing semiconductor devices | |
| US6162703A (en) | Packaging die preparation | |
| US4445271A (en) | Ceramic chip carrier with removable lead frame support and preforated ground pad | |
| EP1107299A3 (en) | Process for producing semiconductor devices | |
| JPH0845879A (ja) | 半導体ウエハを切断する方法 | |
| KR960042925A (ko) | Soi 기판의 제조방법 | |
| US7488993B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0725463B2 (ja) | 半導体装置の製造方法 | |
| JPS6135699B2 (ja) | ||
| US4362902A (en) | Ceramic chip carrier | |
| US6235612B1 (en) | Edge bond pads on integrated circuits | |
| JP2000040677A (ja) | 半導体素子の製造方法 | |
| US3762973A (en) | Method of etch subdividing semiconductor wafers | |
| KR102351927B1 (ko) | 브레이크 장치 및 브레이크 장치에 있어서의 취성 재료 기판의 분단 방법 | |
| JPH0442949A (ja) | ダイシングスリット付き半導体装置 | |
| JP3584539B2 (ja) | ガラス付き半導体ウエハの切断方法 | |
| KR890012368A (ko) | 반도체 장치의 제조방법 | |
| JPH01293613A (ja) | ディスクリート素子用基板及びその製造方法 | |
| JP2021031357A (ja) | 分断方法および分断装置 | |
| JPS633774Y2 (ja) | ||
| KR20200058485A (ko) | 메탈막 부착 기판의 분단 방법 | |
| JPS6087012A (ja) | 半導体板の分割方法 | |
| JPH10223571A (ja) | 半導体装置の製造方法 | |
| JPS622767Y2 (ja) | ||
| JPH01313957A (ja) | 半導体装置の製造方法 |