JPS6135697B2 - - Google Patents
Info
- Publication number
- JPS6135697B2 JPS6135697B2 JP53131306A JP13130678A JPS6135697B2 JP S6135697 B2 JPS6135697 B2 JP S6135697B2 JP 53131306 A JP53131306 A JP 53131306A JP 13130678 A JP13130678 A JP 13130678A JP S6135697 B2 JPS6135697 B2 JP S6135697B2
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- chip
- solder
- circuit board
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005476 soldering Methods 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 description 21
- 239000000969 carrier Substances 0.000 description 15
- 239000004020 conductor Substances 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000011179 visual inspection Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
本発明は電子部品容器、特に半導体集積回路
(IC)用のチツプキヤリヤーと称される容器の改
良に関する。
(IC)用のチツプキヤリヤーと称される容器の改
良に関する。
従来電子部品素子、特にICを収容し回路基板
上へ実装するための容器としては、所謂デユアル
インライン型パツケージ等に代表されるように、
回路基板への接続リードを容器本体に取付けたも
のが使用されてきた。しかし価格低下及び実装密
度向上の見地から、近時チツプキヤリヤーと称さ
れる容器が採用され初めている。これは第1図a
にその断面構造を例示するように、ICチツプ1
をセラミツク等から成る容器本体2に収容し、ワ
イヤ3により導体層4との間を結線した後、蓋5
で気密封止し、一方導体層4はセラミツク容器本
体2の側壁か或いは本体2を貫通して形成したス
ルーホールかを経由して本体2の裏面にまで延在
させ、ここに接続パツド6を設けたものである。
接続パツドは容器本体裏面の外周に沿つて配列さ
れるのが常である。
上へ実装するための容器としては、所謂デユアル
インライン型パツケージ等に代表されるように、
回路基板への接続リードを容器本体に取付けたも
のが使用されてきた。しかし価格低下及び実装密
度向上の見地から、近時チツプキヤリヤーと称さ
れる容器が採用され初めている。これは第1図a
にその断面構造を例示するように、ICチツプ1
をセラミツク等から成る容器本体2に収容し、ワ
イヤ3により導体層4との間を結線した後、蓋5
で気密封止し、一方導体層4はセラミツク容器本
体2の側壁か或いは本体2を貫通して形成したス
ルーホールかを経由して本体2の裏面にまで延在
させ、ここに接続パツド6を設けたものである。
接続パツドは容器本体裏面の外周に沿つて配列さ
れるのが常である。
このチツプキヤリヤーは半田槽に浸漬してパツ
ド6に予備半田7を施した後、回路基板への実装
に際しては所定位置に載置した状態にてリフロー
処理を施すことにより実装を完了する。半田のリ
フローはフラツクスを塗布してヒータブロツクま
たは赤外線ランプで加熱するか、フラツクスを使
用しないなら、還元雰囲気の炉内で加熱して行な
うものである。このリフロー処理時に、チツプキ
ヤリヤーの載置位置が僅かにずれていても、熔融
半田の表面張力によつてチツプキヤリヤーが適正
位置に移動して固着されるため、載置位置合せが
容易になるばかりか、チツプキヤリヤー並びに回
路基板の導体層パターンの位置精度にも余裕を生
じ、結果的にその製造が容易になると共に、従来
の如きリードが不要であることは価格の低下を招
来する利点を生じる。
ド6に予備半田7を施した後、回路基板への実装
に際しては所定位置に載置した状態にてリフロー
処理を施すことにより実装を完了する。半田のリ
フローはフラツクスを塗布してヒータブロツクま
たは赤外線ランプで加熱するか、フラツクスを使
用しないなら、還元雰囲気の炉内で加熱して行な
うものである。このリフロー処理時に、チツプキ
ヤリヤーの載置位置が僅かにずれていても、熔融
半田の表面張力によつてチツプキヤリヤーが適正
位置に移動して固着されるため、載置位置合せが
容易になるばかりか、チツプキヤリヤー並びに回
路基板の導体層パターンの位置精度にも余裕を生
じ、結果的にその製造が容易になると共に、従来
の如きリードが不要であることは価格の低下を招
来する利点を生じる。
上記チツプキヤリヤーを実装すべき回路基板と
しては、通常のプリント回路基板の他に数個のチ
ツプキヤリヤーを塔載するマザーボードと称され
る回路基板が一般に使用されている。第1図bは
4個のチツプキヤリヤー8をマザーボード9に塔
載した状態の斜視図であつて、これはプリント回
路基板への接続リードを介して通常のプリント回
路基板へ接続・実装する1つのモジユールとして
取扱われるものである。実装密度向上のためには
必然的に各チツプキヤリヤー8を近接配置するこ
とになり、それに応じて回路基板上に形成される
パツドも隣接するパツドに近接配置される。とこ
ろが、このような高密度実装の際には、予期せぬ
誤接続をしばしば生じることが判明した。その典
型的な例を第2図に示す。同図にて11はチツプ
キヤリヤー本体の輪郭、12はチツプキヤリヤー
側の半田付けパツド、13は回路基板側のパツド
を示している。
しては、通常のプリント回路基板の他に数個のチ
ツプキヤリヤーを塔載するマザーボードと称され
る回路基板が一般に使用されている。第1図bは
4個のチツプキヤリヤー8をマザーボード9に塔
載した状態の斜視図であつて、これはプリント回
路基板への接続リードを介して通常のプリント回
路基板へ接続・実装する1つのモジユールとして
取扱われるものである。実装密度向上のためには
必然的に各チツプキヤリヤー8を近接配置するこ
とになり、それに応じて回路基板上に形成される
パツドも隣接するパツドに近接配置される。とこ
ろが、このような高密度実装の際には、予期せぬ
誤接続をしばしば生じることが判明した。その典
型的な例を第2図に示す。同図にて11はチツプ
キヤリヤー本体の輪郭、12はチツプキヤリヤー
側の半田付けパツド、13は回路基板側のパツド
を示している。
本発明者等の検討によれば、上記した位置ずれ
は第2図に示すような特定位置に生じ、不規則な
任意位置にチツプキヤリヤーが固着されることは
殆んど皆無であることから、リフロー工程におい
て正常位置以外に第2図に示すような特定位置が
溶融半田による表面張力の安定点となつていると
考えられる。
は第2図に示すような特定位置に生じ、不規則な
任意位置にチツプキヤリヤーが固着されることは
殆んど皆無であることから、リフロー工程におい
て正常位置以外に第2図に示すような特定位置が
溶融半田による表面張力の安定点となつていると
考えられる。
上記の如き位置ずれを回避すべく、チツプキヤ
リヤー本体をその実装時に隣接するチツプキヤリ
ヤーに密接するような大きさ及び形状としておく
ことは得策ではない。何故なら、溶融半田の表面
張力による自動的な位置合せ及びそれによる半田
パツドパターン形成位置精度並びにキツプキヤリ
ヤー本体外形寸法精度の比較的大きな許容誤差と
いう優れた利点が損われることになるからであ
る。
リヤー本体をその実装時に隣接するチツプキヤリ
ヤーに密接するような大きさ及び形状としておく
ことは得策ではない。何故なら、溶融半田の表面
張力による自動的な位置合せ及びそれによる半田
パツドパターン形成位置精度並びにキツプキヤリ
ヤー本体外形寸法精度の比較的大きな許容誤差と
いう優れた利点が損われることになるからであ
る。
また、実装時に隣接するチツプキヤリヤー間に
間隙を持たせるようにすることは、半田付け状態
の目視検査及び半田付け強度向上の点においても
意味を持つ。これを図によつて説明すると、パツ
ド間の正常な接着状態は第3図にその断面構造を
示す如くになる。第3図において第1図と同一部
分には同一番号を付してある。14は回路基板1
5上に形成されたパツドを示し、16は半田であ
る。第2図においてはチツプキヤリヤー側と回路
基板側とで同一サイズのパツドを設けた例を示し
たが、実際的には本図の如く、回路基板15側の
パツド14はチツプキヤリヤー2の外側にはみ出
すような大きさに作られることが多い。これによ
つて半田16はチツプキヤリヤー2の側壁にある
導体層4へ這い上つて形成されるのである。そし
て半田付け状態はチツプキヤリヤー2間の間隙か
ら目視検査が可能になると共に、側壁に這い上つ
た半田16がチツプキヤリヤーをより強固に保持
するようになる。更に、粗い位置合せではある
が、回路基板15上にチツプキヤリヤー2を載置
する際には回路基板15側のパツド14がチツプ
キヤリヤー2の外側に一部はみ出せばこれを位置
合せ目標にも使用できるから作業が容易になるの
である。
間隙を持たせるようにすることは、半田付け状態
の目視検査及び半田付け強度向上の点においても
意味を持つ。これを図によつて説明すると、パツ
ド間の正常な接着状態は第3図にその断面構造を
示す如くになる。第3図において第1図と同一部
分には同一番号を付してある。14は回路基板1
5上に形成されたパツドを示し、16は半田であ
る。第2図においてはチツプキヤリヤー側と回路
基板側とで同一サイズのパツドを設けた例を示し
たが、実際的には本図の如く、回路基板15側の
パツド14はチツプキヤリヤー2の外側にはみ出
すような大きさに作られることが多い。これによ
つて半田16はチツプキヤリヤー2の側壁にある
導体層4へ這い上つて形成されるのである。そし
て半田付け状態はチツプキヤリヤー2間の間隙か
ら目視検査が可能になると共に、側壁に這い上つ
た半田16がチツプキヤリヤーをより強固に保持
するようになる。更に、粗い位置合せではある
が、回路基板15上にチツプキヤリヤー2を載置
する際には回路基板15側のパツド14がチツプ
キヤリヤー2の外側に一部はみ出せばこれを位置
合せ目標にも使用できるから作業が容易になるの
である。
本発明は上記の如きチツプキヤリヤーの利点を
損うことなく前述の固着位置ずれを生じないよう
にすることを目的とするものである。
損うことなく前述の固着位置ずれを生じないよう
にすることを目的とするものである。
本発明による電子部品容器は、素子を収容する
容器本体と、該素子に電気的に接続され且つ前記
容器本体の一主面に外周に沿つて配列された複数
の半田付けパツドと、前記容器本体の側壁の一部
に設けられ実装時に隣接する電子部品容器との間
隙を一定幅以上確保する突起とを備えたことを特
徴とするものであり、以下これを詳細に説明す
る。
容器本体と、該素子に電気的に接続され且つ前記
容器本体の一主面に外周に沿つて配列された複数
の半田付けパツドと、前記容器本体の側壁の一部
に設けられ実装時に隣接する電子部品容器との間
隙を一定幅以上確保する突起とを備えたことを特
徴とするものであり、以下これを詳細に説明す
る。
本発明は、所謂チツプキヤリヤーにおいて固着
位置ずれを防止するには、リフロー時にチツプキ
ヤリヤー本体を厳密は位置に固定しておく必要は
なく、正常位置とは異なる溶融半田の表面張力の
安定点までは位置ずれを生じない程度に余裕をも
つて位置規制すれば足りるという知見に基づいて
いる。これに従つて本発明では、チツプキヤリヤ
ー本体の側壁の一部に、実装時に隣接するチツプ
キヤリヤーとの間隙を一定幅以上に規制する突起
を設けるものであり、それにより実装時のチツプ
キヤリヤー間隙を一定幅以上確保できることか
ら、前記した高い固着強度、検査及び位置合せの
容易さ等の利点を損うことなしに固着位置ずれを
防止することが可能になるのである。
位置ずれを防止するには、リフロー時にチツプキ
ヤリヤー本体を厳密は位置に固定しておく必要は
なく、正常位置とは異なる溶融半田の表面張力の
安定点までは位置ずれを生じない程度に余裕をも
つて位置規制すれば足りるという知見に基づいて
いる。これに従つて本発明では、チツプキヤリヤ
ー本体の側壁の一部に、実装時に隣接するチツプ
キヤリヤーとの間隙を一定幅以上に規制する突起
を設けるものであり、それにより実装時のチツプ
キヤリヤー間隙を一定幅以上確保できることか
ら、前記した高い固着強度、検査及び位置合せの
容易さ等の利点を損うことなしに固着位置ずれを
防止することが可能になるのである。
第4図は本発明実施例の電子部品容器(所謂チ
ツプキヤリヤー)の構造断面を示す図である。同
図にて21はIC素子、22はセラミツク製のチ
ツプキヤリヤー本体、23は導体層24と素子2
1とを電気的に接続するワイヤ、25は気密封止
のための蓋、26は半田付け用のパツド、27は
半田であり、この構造は従来のものと同様であつ
てよい。本実施例によるチツプキヤリヤーは以上
の構成に加えて、本体側壁の一部に突起28を有
している。この突起28は、正常位置に実装され
たチツプキヤリヤー同志の間隙より若干小さな高
さを有するもので、簡便にはポリイミドやエポキ
シ等の半田リフロー温度に耐え得る樹脂材料を塗
布形成することによつて設けられる。従つて本実
施例によるチツプキヤリヤーは、その実装時に隣
接するチツプキヤリヤーとの間隙が常に突起28
の高さより大きな幅に保たれ、正常固着位置に隣
り合う溶融半田表面張力の安定点にまで位置ずれ
が生じるのを阻止するものである。
ツプキヤリヤー)の構造断面を示す図である。同
図にて21はIC素子、22はセラミツク製のチ
ツプキヤリヤー本体、23は導体層24と素子2
1とを電気的に接続するワイヤ、25は気密封止
のための蓋、26は半田付け用のパツド、27は
半田であり、この構造は従来のものと同様であつ
てよい。本実施例によるチツプキヤリヤーは以上
の構成に加えて、本体側壁の一部に突起28を有
している。この突起28は、正常位置に実装され
たチツプキヤリヤー同志の間隙より若干小さな高
さを有するもので、簡便にはポリイミドやエポキ
シ等の半田リフロー温度に耐え得る樹脂材料を塗
布形成することによつて設けられる。従つて本実
施例によるチツプキヤリヤーは、その実装時に隣
接するチツプキヤリヤーとの間隙が常に突起28
の高さより大きな幅に保たれ、正常固着位置に隣
り合う溶融半田表面張力の安定点にまで位置ずれ
が生じるのを阻止するものである。
このチツプキヤリヤーの実装状態の例を第5図
に平面図として示す。この図では4個のチツプキ
ヤリヤーが近接して実装された状態を示してお
り、各チツプキヤリヤー本体22には、隣接する
チツプキヤリヤーに面する2側壁に各1個の突起
28が設けられている。この突起28は隣接する
チツプキヤリヤーの側壁に対して位置ずれを生じ
ようとする際に衝合してこれを阻止するのであ
る。尚、第5図においては削略してあるが、回路
基板側のパツド及び半田付け状態はチツプキヤリ
ヤー本体22の外周に沿つて目視可能であり、目
視検査や位置合せは突起28の存在により格別妨
げられるものではない。また突起28は隣接チツ
プキヤリヤー側壁に当接して正確な位置出しをす
る機能を持つものではなく、最終的な位置合せは
飽くまで半田リフロー時の溶融半田表面張力によ
つて実動的に行なれわれるため、チツプキヤリヤ
ー本体22の外形精度或いは突起28の高さ等の
精度は格別高くなくてもよい。更に本発明に従つ
て設けられた突起28は、チツプキヤリヤー本体
22側壁の導体層に半田が這い上つて固着強度が
増大するのを何な阻害するものでないことは明白
であろう。
に平面図として示す。この図では4個のチツプキ
ヤリヤーが近接して実装された状態を示してお
り、各チツプキヤリヤー本体22には、隣接する
チツプキヤリヤーに面する2側壁に各1個の突起
28が設けられている。この突起28は隣接する
チツプキヤリヤーの側壁に対して位置ずれを生じ
ようとする際に衝合してこれを阻止するのであ
る。尚、第5図においては削略してあるが、回路
基板側のパツド及び半田付け状態はチツプキヤリ
ヤー本体22の外周に沿つて目視可能であり、目
視検査や位置合せは突起28の存在により格別妨
げられるものではない。また突起28は隣接チツ
プキヤリヤー側壁に当接して正確な位置出しをす
る機能を持つものではなく、最終的な位置合せは
飽くまで半田リフロー時の溶融半田表面張力によ
つて実動的に行なれわれるため、チツプキヤリヤ
ー本体22の外形精度或いは突起28の高さ等の
精度は格別高くなくてもよい。更に本発明に従つ
て設けられた突起28は、チツプキヤリヤー本体
22側壁の導体層に半田が這い上つて固着強度が
増大するのを何な阻害するものでないことは明白
であろう。
第5図に示す実装を行なう場合、4個のチツプ
キヤリヤーを矩形の枠体で囲んで第5図の配列状
態に位置規制した状態でリフロー工程を実施して
もよく、その際に枠体とチツプキヤリヤーの間隔
をある程度規制するために、チツプキヤリヤー本
体22の四方の側壁に突起28を設けるようにし
てもよい。
キヤリヤーを矩形の枠体で囲んで第5図の配列状
態に位置規制した状態でリフロー工程を実施して
もよく、その際に枠体とチツプキヤリヤーの間隔
をある程度規制するために、チツプキヤリヤー本
体22の四方の側壁に突起28を設けるようにし
てもよい。
第6図は本発明の他の実施例による4個のチツ
プキヤリヤーを実装した状態の平面図であり、本
実施例では前記実施例における半球状の突起28
に代えて、帯状の突起29をツプキヤリヤー本体
22側壁の上部に形成したものを用いている。そ
してこの場合は、帯状突起29同志が当接するこ
とにより隣接チツプキヤリヤー間隔を規制するも
のである。かかるチツプキヤリヤーの側面図を第
7図に例示する。第7図において前記実施例で説
明した第4図におけるのと同一の部分は同一番号
で示してある。この形式のチツプキヤリヤーで
は、前記実施例と比較すると、半田付け状態の目
視検査等に若干の困難は生じるが、半田のチツブ
キヤリヤー側壁へ這い上りによる高い固着強度或
いは溶融半田表面張力による自動的位置合せ等の
利点は損なうことなしに、高密度実装時の固着位
置ずれを有効に防止できる。
プキヤリヤーを実装した状態の平面図であり、本
実施例では前記実施例における半球状の突起28
に代えて、帯状の突起29をツプキヤリヤー本体
22側壁の上部に形成したものを用いている。そ
してこの場合は、帯状突起29同志が当接するこ
とにより隣接チツプキヤリヤー間隔を規制するも
のである。かかるチツプキヤリヤーの側面図を第
7図に例示する。第7図において前記実施例で説
明した第4図におけるのと同一の部分は同一番号
で示してある。この形式のチツプキヤリヤーで
は、前記実施例と比較すると、半田付け状態の目
視検査等に若干の困難は生じるが、半田のチツブ
キヤリヤー側壁へ這い上りによる高い固着強度或
いは溶融半田表面張力による自動的位置合せ等の
利点は損なうことなしに、高密度実装時の固着位
置ずれを有効に防止できる。
以上詳述したように、本発明によれば所謂チツ
プキヤリヤーと称される形式の電子部品容器にお
いて、その高密度実装の際に溶融半田表面張力に
よる自動的位置合せ或いは目視検査の容易さ、高
い固着強度いつた利点を格別損うことなしに、固
着位置ずれの発生を激減せしめ得る効果が得られ
るものである。
プキヤリヤーと称される形式の電子部品容器にお
いて、その高密度実装の際に溶融半田表面張力に
よる自動的位置合せ或いは目視検査の容易さ、高
い固着強度いつた利点を格別損うことなしに、固
着位置ずれの発生を激減せしめ得る効果が得られ
るものである。
尚、本発明は上記実施例のチツプキヤリヤー構
造に限定されるものではなく、例えば上記実施例
とは反対にチツプキヤリヤーの素子収容側主面に
外周に沿つて半付けパツドを配列し、従つて上記
実施例と比べて裏返しの状態の実装を行なう形式
のチツプキヤリヤーにも全く同様に本発明を適用
することができる。
造に限定されるものではなく、例えば上記実施例
とは反対にチツプキヤリヤーの素子収容側主面に
外周に沿つて半付けパツドを配列し、従つて上記
実施例と比べて裏返しの状態の実装を行なう形式
のチツプキヤリヤーにも全く同様に本発明を適用
することができる。
第1図は従来のチツプキヤリヤーの構造断面及
びその実装状態を示す図、第2図はチツプキヤリ
ヤーの固着位置ずれ例を示す半田付けパツドの配
置関係を示す図、第3図は半田付けパツドの半田
付け状態を拡大して示す断面図、第4図は本発明
実施例のチツプキヤリヤーの構造断面図、第5図
はその実装状態を示す平面図、第6図は本発明の
他の実施例によるチツプキヤリヤー実装状態平面
図、第7図はそのチツプキヤリヤーの側面図であ
る。 21…IC素子、22…チツプキヤリヤー本
体、24…導体層、26…半田付けパツド、27
…半田、28,29…突起。
びその実装状態を示す図、第2図はチツプキヤリ
ヤーの固着位置ずれ例を示す半田付けパツドの配
置関係を示す図、第3図は半田付けパツドの半田
付け状態を拡大して示す断面図、第4図は本発明
実施例のチツプキヤリヤーの構造断面図、第5図
はその実装状態を示す平面図、第6図は本発明の
他の実施例によるチツプキヤリヤー実装状態平面
図、第7図はそのチツプキヤリヤーの側面図であ
る。 21…IC素子、22…チツプキヤリヤー本
体、24…導体層、26…半田付けパツド、27
…半田、28,29…突起。
Claims (1)
- 1 素子を収容する容器本体と、該素子に電気的
に接続され且つ前記容器本体の一主面に外周に沿
つて配列された複数の半田付けパツドと、前記容
器本体の側壁の一部に設けられ実装時に隣接する
電子部品容器との間隙を一定幅以上に保つ突起と
を備えたことを特徴とする電子部品容器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13130678A JPS5558556A (en) | 1978-10-25 | 1978-10-25 | Electronic component container |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13130678A JPS5558556A (en) | 1978-10-25 | 1978-10-25 | Electronic component container |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5558556A JPS5558556A (en) | 1980-05-01 |
JPS6135697B2 true JPS6135697B2 (ja) | 1986-08-14 |
Family
ID=15054867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13130678A Granted JPS5558556A (en) | 1978-10-25 | 1978-10-25 | Electronic component container |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5558556A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58170841U (ja) * | 1982-05-10 | 1983-11-15 | 株式会社日立製作所 | はんだ封止セラミツクパツケ−ジ |
-
1978
- 1978-10-25 JP JP13130678A patent/JPS5558556A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5558556A (en) | 1980-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7071574B1 (en) | Semiconductor device and its wiring method | |
US7199478B2 (en) | Printed circuit board having an improved land structure | |
US5446317A (en) | Single in-line package for surface mounting | |
JPH04167457A (ja) | 半導体装置 | |
US6268645B1 (en) | Semiconductor device | |
JPS5832785B2 (ja) | 電子部品容器 | |
KR100526667B1 (ko) | 수지밀봉형반도체장치및그제조방법 | |
JP2738772B2 (ja) | 面実装型電子部品 | |
JPS6135697B2 (ja) | ||
JP2643074B2 (ja) | 電気的接続構造 | |
KR19980070133A (ko) | 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법 | |
JPS60254646A (ja) | 半導体装置 | |
JP2567987B2 (ja) | 半導体集積回路 | |
KR100324633B1 (ko) | 반도체장치 | |
JPH0548231A (ja) | 密度の異なる回路基板の実装構造 | |
JPH0536296Y2 (ja) | ||
JPH0810192Y2 (ja) | 半導体の実装構造 | |
JPH0451484Y2 (ja) | ||
JPS59189662A (ja) | 樹脂封止型半導体装置 | |
JP2795520B2 (ja) | 回路成形品 | |
JPS60100495A (ja) | 電子部品の実装方法 | |
JPS5910298A (ja) | 半導体装置の半田浸漬用治具 | |
JP2004327912A (ja) | 半導体パッケージおよび半導体装置 | |
KR19980039676A (ko) | 실장이 용이한 바텀 리드 패키지형 칩 스케일 패키지의 구조 | |
KR960002091B1 (ko) | 반도체 패키지 |