JPS6135518A - 水素化アモルファスシリコンのためのオーミックコンタクトの形成方法 - Google Patents

水素化アモルファスシリコンのためのオーミックコンタクトの形成方法

Info

Publication number
JPS6135518A
JPS6135518A JP15213085A JP15213085A JPS6135518A JP S6135518 A JPS6135518 A JP S6135518A JP 15213085 A JP15213085 A JP 15213085A JP 15213085 A JP15213085 A JP 15213085A JP S6135518 A JPS6135518 A JP S6135518A
Authority
JP
Japan
Prior art keywords
amorphous silicon
film
hydrogenated amorphous
palladium
ohmic contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15213085A
Other languages
English (en)
Other versions
JPH0654807B2 (ja
Inventor
ロバート・ジヨン・ネマニツチ
マルコーム・ジエイムス・トンプソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JPS6135518A publication Critical patent/JPS6135518A/ja
Publication of JPH0654807B2 publication Critical patent/JPH0654807B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、基板と水素化アモルファスシリコン半導体と
の間に安定なオーミックコンタクト（ｏｈｍｉｃ　ｃｏ
ｎｔａｃｔ　）を形成するための方法に関するものであ
る。
従来においては、均質で再現性がよくそして安定なオー
ミックまたはインジェクティングコンタクトを水素化ア
モルファスシリコンへ形成するにあたっては、数々の問
題があった。例えば、典型的なオーミックコンタクト層
材料はしばしば水素化アモルファスシリコン層を透り抜
ける拡散を呈し、その結果、限界が決まらないあるいは
ディメンションが不規則なコンタクト及び半導体領域を
もたらすこととなり、極端な場合では材料の半導体特性
の品質を破滅的に低下させることになる。
更に、酸化物障壁が、導電度を制限する界面において形
成することもある。結局、従来の技術では、オーミック
コンタクトを得るためには、金属−半導体界面において
障壁形成を戎しるために７り厚にドープされた（Ｎ＋　
Ｉ？Ｊ）膜が水累化アモルファスノリコン皮１１４ＪＩ
形成（ｄｅｐｏｓｉｔ）前に基板上に皮膜形成されるこ
とが要求されていた。
特許請求の範囲に記載された本発明は、上記問題の解決
策を提供することを目的としている。特許請求の範囲に
記載された本発明は、拡１１ｋまたは酸化の問題を受け
ず、しかも濃厚にドープされたＮ土層を要求しない、例
えば余圧と水素化アモルファスシリコンの間に安定なオ
ーミックコンタクトを形成するための方法を提供するも
のである。
上記利点およびその他の利点は、本発明によれば４電性
あるいは非導電性の基板上にパラジウム膜を皮膜形成さ
せ、基板上に水素化アモルファスシリコン膜をオーバー
コートし、その構造体を約４００℃の温度でアニーリン
グすることにより得られる。冷却後、所望の厚さの水素
化アモルファスシリコン半導体層は、シリコン層および
パラジウム層の上に皮膜形成される。アニーリングプロ
セスは、１！荷担体が容易に通り抜ける（　ｔｕｎｎｅ
ｌ　）ことができる、多く空孔のある非水素化物頭載を
与えるものである。
本発明のこれらのそして他の形態は、以下の記述におい
て詳細に述べられ、以下の図面を参照することにより良
く理解することができよう。
第１Ａ図〜第１Ｄ図は、本発明の好ましい実施例に対応
した各製造工程を示すデバイスの断面図である。
これらの図は、スケール通りには闇いておらず、層は説
明のために厚みを大きく誇張されている。
第１Ａ図に注目すると、そこにはアルミニウムの基板上
に厚さ約２００人のバランラム金属の薄１１り１をコー
ティングする操作の第１のステップが示されている。パ
ラジウム膜１は、スパッタリング、熱蒸着、電子ビーム
蒸着あるいは他の無水素（ｈｙｄｒｏｇｅｎ−ｆｒｅｅ
　）皮膜形成システムのようなどんな周知の技術によっ
ても皮膜形成することができる。
第１Ｂ図に注目すると、パラジウム膜１とほぼ同し厚さ
の水素化アモルファスシリコンの膜５がパラジウム膜１
の上に皮膜形成される。皮膜形成の好ましい方法は、シ
ランのプラズマ分解によるものである。パラジウムはゑ
速には酸化しないため、基板３上の保護されていないパ
ラジウム膜１のプラズマ皮膜形成室への移行は実質的な
酸化を引き起こさない、パラジウム膜１上の水素化アモ
ルファスソリコン膜のプラズマ皮■り形成は、パラジウ
ム１１２１と水素化アモルファスシリコン膜５との界面
に珪化パラジウムの薄い層７を形成させることとなる。
基板３．パラジウム膜１．珪化パラジウム層７および水
素化アモルファスシリコン膜５の層状構造は、第１Ｃ図
に示される層状構造を得るために、次に約１　ｔｏｒｒ
の減圧下で、約１時間半の時間、約４００℃の温度でア
ニールされる。
第１Ｃ図に注目すると、アニーリングは膜５の脱水素を
生じさせることとなり、その結果、膜５はアモルファス
シリコンを有するようになる。更に、アニーリングは、
事実上全てのパラジウム膜ｌおよびアモルファスシリコ
ン膜５の一部を包含するに至るまで珪化パラジウム層７
の成長をもたらす。
第１Ｄ図にｌ正目すると、プロセスのＱ８！ステフプは
、再びンランのプラズマ皮膜形成によってアモルファス
シリコン１９５の上に所望の厚さの水素化アモルファス
シリコンを皮膜形成することである。
アモルファスシリコン膜５の脱水素は、電荷担体が容易
に通り抜ける（　ｔｕｎｎｅｌ　）　　ことができる、
空孔欠乏が多くあるアモルファスノリコン領域をそのま
まにしてお（ことが分かった。
アニーリングステップは真室中で好ましく得られるが、
このステップはまた窒素あるいはアルゴンのような掃引
（ｓｗｅｅｐｉｎｇ　）不活性ガスの存在の中で実行す
ることもできる。
各種の追加的な態様は当業者にとって明白となろう、特
許請求の範囲に含まれるような聾様のすべては、本発明
の精神と目的の範囲において考慮されるものである。
【図面の簡単な説明】
第１Ａ図〜第１Ｄ図は本発明の好ましい実施例に対応し
た各製造工程を示すデバイスの断面図である。 １：パラジウム膜　　３．基板 ５；水素化アモルファスシリコン膜 ７：珪化パラジウム

Claims (1)

  1. 【特許請求の範囲】 １、次の工程を有する、半導体と基板の間にオーミック
    コンタクトを形成する方法。 （ａ）基板上にパラジウムの膜をコーティングし、（ｂ
    ）パラジウムの膜に水素化アモルファスシリコンの膜を
    オーバーコーティングし、 （ｃ）上記基板、パラジウム及び水素化アモルファスシ
    リコン層を、不完全アモルファスシリコン膜が形成され
    るまで加熱し、次いで （ｄ）上記アモルファスシリコン膜を半導体でコーティ
    ングする。 ２、上記半導体は水素化アモルファスシリコンである特
    許請求の範囲１記載の方法。
JP60152130A 1984-07-16 1985-07-09 水素化アモルファスシリコンのためのオーミックコンタクトの形成方法 Expired - Lifetime JPH0654807B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/631,414 US4529619A (en) 1984-07-16 1984-07-16 Ohmic contacts for hydrogenated amorphous silicon
US631414 1984-07-16

Publications (2)

Publication Number Publication Date
JPS6135518A true JPS6135518A (ja) 1986-02-20
JPH0654807B2 JPH0654807B2 (ja) 1994-07-20

Family

ID=24531096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60152130A Expired - Lifetime JPH0654807B2 (ja) 1984-07-16 1985-07-09 水素化アモルファスシリコンのためのオーミックコンタクトの形成方法

Country Status (4)

Country Link
US (1) US4529619A (ja)
EP (1) EP0181681B1 (ja)
JP (1) JPH0654807B2 (ja)
DE (1) DE3577250D1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2578272B1 (fr) * 1985-03-01 1987-05-22 Centre Nat Rech Scient Procede de formation sur un substrat d'une couche de siliciure de tungstene, utilisable notamment pour la realisation de couches d'interconnexion des circuits integres.
US4808555A (en) * 1986-07-10 1989-02-28 Motorola, Inc. Multiple step formation of conductive material layers
JP2907128B2 (ja) * 1996-07-01 1999-06-21 日本電気株式会社 電界効果型トランジスタ及びその製造方法
US6004869A (en) 1997-04-25 1999-12-21 Micron Technology, Inc. Method for making a low resistivity electrode having a near noble metal
RU2598698C1 (ru) * 2015-06-26 2016-09-27 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский технологический университет "МИСиС" СПОСОБ СОЗДАНИЯ ТОНКИХ СЛОЕВ ОКСИДОВ Ni И Nb С ДЫРОЧНОЙ ПРОВОДИМОСТЬЮ ДЛЯ ИЗГОТОВЛЕНИЯ ЭЛЕМЕНТОВ СВЕРХБОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3927225A (en) * 1972-12-26 1975-12-16 Gen Electric Schottky barrier contacts and methods of making same
US3968272A (en) * 1974-01-25 1976-07-06 Microwave Associates, Inc. Zero-bias Schottky barrier detector diodes
US3965279A (en) * 1974-09-03 1976-06-22 Bell Telephone Laboratories, Incorporated Ohmic contacts for group III-V n-type semiconductors
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
FR2463508A1 (fr) * 1979-08-16 1981-02-20 Anvar Procede de realisation de contacts ohmiques sur une couche active de silicium amorphe hydrogene
US4322453A (en) * 1980-12-08 1982-03-30 International Business Machines Corporation Conductivity WSi2 (tungsten silicide) films by Pt preanneal layering
JPS5933532B2 (ja) * 1981-04-03 1984-08-16 スタンレー電気株式会社 非晶質シリコンの形成方法
US4407710A (en) * 1981-10-15 1983-10-04 Exxon Research And Engineering Co. Hybrid method of making an amorphous silicon P-I-N semiconductor device
JPS5896726A (ja) * 1981-12-05 1983-06-08 Konishiroku Photo Ind Co Ltd アモルフアスシリコン半導体装置
JPS59110179A (ja) * 1982-12-16 1984-06-26 Hitachi Ltd 半導体装置およびその製造法

Also Published As

Publication number Publication date
DE3577250D1 (de) 1990-05-23
US4529619A (en) 1985-07-16
JPH0654807B2 (ja) 1994-07-20
EP0181681A3 (en) 1987-04-15
EP0181681B1 (en) 1990-04-18
EP0181681A2 (en) 1986-05-21

Similar Documents

Publication Publication Date Title
US4180596A (en) Method for providing a metal silicide layer on a substrate
US4464701A (en) Process for making high dielectric constant nitride based materials and devices using the same
JPS6010773A (ja) １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法
KR970030474A (ko) 반도체 소자의 앝은 접합 형성방법
JP3930561B2 (ja) オーム接触体およびこのようなオーム接触体を備えた半導体デバイスを製造する方法
JPH10135207A (ja) Ｎ２ｏガスを用いた薄膜形成方法
KR850002172A (ko) 반도체장치 제조방법
US3717563A (en) Method of adhering gold to an insulating layer on a semiconductor substrate
US3716469A (en) Fabrication method for making an aluminum alloy having a high resistance to electromigration
JPS6135518A (ja) 水素化アモルファスシリコンのためのオーミックコンタクトの形成方法
US3631305A (en) Improved semiconductor device and electrical conductor
KR940005290B1 (ko) 유전체 박막을 형성하는 방법 및 그 박막을 포함하는 반도체 장치
JPS6079721A (ja) 半導体構造体の形成方法
JPS60176281A (ja) ショットキ障壁ダイオードの製造方法
JP2739593B2 (ja) 半導体装置の製造法
JPH0864801A (ja) 炭化けい素半導体素子およびその製造方法
KR970011502B1 (ko) 다결정실리콘 박막트랜지스터의 제조방법
JP2939819B2 (ja) 薄膜トランジスタの製造方法
KR930007188B1 (ko) 반도체 소자의 제조방법
KR0127316B1 (ko) 다결정실리콘의 산화막 형성방법
JPH01120051A (ja) 半導体装置
SU1397970A1 (ru) Способ изготовлени элемента пам ти
JP2688369B2 (ja) ジョセフソン接合素子の製造方法
JPH0342832A (ja) 多層絶縁膜の形成方法
JPH0330302B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term