JPS613282A - ２値画像間論理演算装置 - Google Patents
２値画像間論理演算装置Info
- Publication number
- JPS613282A JPS613282A JP12345584A JP12345584A JPS613282A JP S613282 A JPS613282 A JP S613282A JP 12345584 A JP12345584 A JP 12345584A JP 12345584 A JP12345584 A JP 12345584A JP S613282 A JPS613282 A JP S613282A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- select signal
- output
- multiplexer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/0007—Image acquisition
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Closed-Circuit Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、対象物をＴＶカメラでとらえ、そのＷＩＩｍ
！より対象物の画像計測を行う画像処理装置なとで用い
る、マスキング機能を有する２値画像間論理演算装置の
改良に関する。
！より対象物の画像計測を行う画像処理装置なとで用い
る、マスキング機能を有する２値画像間論理演算装置の
改良に関する。
（従来の技術）
画像処理装置などにおいて、対象物の特徴量を抽出した
り画像のｍｓなどを行う際に、複数の２値画像間で論理
演算を行う必要が生じる。この場合に、画像の周期信号
の期間にお（プる無意味な画像情報は良好な画像処理や
モニタを行う上で妨げとなるので、これを処理するため
に論理演算出力をＯまたは１に固定するマスキングとい
う手法がしばしばとられる。
り画像のｍｓなどを行う際に、複数の２値画像間で論理
演算を行う必要が生じる。この場合に、画像の周期信号
の期間にお（プる無意味な画像情報は良好な画像処理や
モニタを行う上で妨げとなるので、これを処理するため
に論理演算出力をＯまたは１に固定するマスキングとい
う手法がしばしばとられる。
第２図はマスキング機能を有する２４１１画像間論理演
算装置の従来例を示すブロック構成図である。
算装置の従来例を示すブロック構成図である。
画像出力装置１．２からの２値画像出力ＳＡ、ＳＢは論
理演算装置３において（例えば４ビツトの）ファンクシ
ョン・セレクト信号ＳＦにより指定される論理演算を施
された後、その論理演算出力Ｓ３がＡＮＤゲート４およ
びＯＲゲート５の入力端子に加えられる。ＡＮＤゲート
４の他方の入力端子には周期信号Ｓｓが、ＯＲゲート５
の他方の入力端子には周期信号Ｓｓをインバータ６で反
転した信号が加えられる。さらにＡＮＤゲート４の出力
Ｓ４は７スク・セレクト信号ＳＬ、ｌがレベルＨ（論理
１）のときイネーブル（接続状態）となるバッファ７を
介して、ＯＲゲート５の出力ｓ５はマスク・セレクト信
号ＳＭがレベルＬ（論理Ｏ）のときイネーブル（接続状
態）となるバッファ８を介してそれぞれ入出力装置９に
２値画像出力信号Ｓ９として出力される。
理演算装置３において（例えば４ビツトの）ファンクシ
ョン・セレクト信号ＳＦにより指定される論理演算を施
された後、その論理演算出力Ｓ３がＡＮＤゲート４およ
びＯＲゲート５の入力端子に加えられる。ＡＮＤゲート
４の他方の入力端子には周期信号Ｓｓが、ＯＲゲート５
の他方の入力端子には周期信号Ｓｓをインバータ６で反
転した信号が加えられる。さらにＡＮＤゲート４の出力
Ｓ４は７スク・セレクト信号ＳＬ、ｌがレベルＨ（論理
１）のときイネーブル（接続状態）となるバッファ７を
介して、ＯＲゲート５の出力ｓ５はマスク・セレクト信
号ＳＭがレベルＬ（論理Ｏ）のときイネーブル（接続状
態）となるバッファ８を介してそれぞれ入出力装置９に
２値画像出力信号Ｓ９として出力される。
第３図は上記装置の動作を説明するためのタイムチ１ｒ
−トである。（Ａ）の論理演算回路３の出力Ｓ３におい
て、レベルＨの区間は物体画像を、レベル１−の区間は
背景画像を表プものとすると、＜８＞のような負論理の
周期信号Ｓｓの場合には、同）ＩＩＪ信号部分は背景部
分と区別がつがないので、（Ｃ）に示すように背景部分
に埋もれてしまう。
−トである。（Ａ）の論理演算回路３の出力Ｓ３におい
て、レベルＨの区間は物体画像を、レベル１−の区間は
背景画像を表プものとすると、＜８＞のような負論理の
周期信号Ｓｓの場合には、同）ＩＩＪ信号部分は背景部
分と区別がつがないので、（Ｃ）に示すように背景部分
に埋もれてしまう。
この様な場合に、（Ｅ）に示ずようにマスク・セレクト
信号ＳＭをＬとすれば、周期信号の区間ＴＳで（」とな
る２値画像出力Ｓ９を得ることができる（Ｆ）。逆に物
体を０１背景を１で表した場合に、周期信号部分を背景
部分に埋没させたいとぎにもマスク・セレクト信号をＬ
として所望の出力を得ることができる。
信号ＳＭをＬとすれば、周期信号の区間ＴＳで（」とな
る２値画像出力Ｓ９を得ることができる（Ｆ）。逆に物
体を０１背景を１で表した場合に、周期信号部分を背景
部分に埋没させたいとぎにもマスク・セレクト信号をＬ
として所望の出力を得ることができる。
第２図のような構成の２値画像間論理演算装置の場合、
単一のＩＣで実現することは困難なため、回路構成が複
雑となる。この結果、高速処理を行うときの遅れが問題
となり、コスト・アップともなる。
単一のＩＣで実現することは困難なため、回路構成が複
雑となる。この結果、高速処理を行うときの遅れが問題
となり、コスト・アップともなる。
（発明が解決しようとする問題点）
本発明は上記の問題点を解決するためになされたもので
、回路構成が簡単なためコスト・ダウンができ、高速処
理にも対応できる２値画像論理演算装置を実現プること
を目的としている。
、回路構成が簡単なためコスト・ダウンができ、高速処
理にも対応できる２値画像論理演算装置を実現プること
を目的としている。
（問題点を解決するための手段）
本発明の２値画像間論理演算装置は複数の画像出力装置
と、この画像出力装置ｆ）冒うの２値画像出力および画
像の周期信号をその選択入力端子への入力としマスク・
セレクト信号とファンクション・セレクト信号をその被
選択入力端子への入力とするマルチプレクサとを具備す
ることを特徴とする。
と、この画像出力装置ｆ）冒うの２値画像出力および画
像の周期信号をその選択入力端子への入力としマスク・
セレクト信号とファンクション・セレクト信号をその被
選択入力端子への入力とするマルチプレクサとを具備す
ることを特徴とする。
（作用）
」−記構酸の装置において、前記マルチプレクサは、前
記周期信号の存在しない区間では前記ファンクション・
セレクト信号により指定される論理演算を前記複数の２
値画像出力の間で行い、前記同１■信号の存在する区間
では前記マスク・セレクト信号により指定される出力を
発生することにより、プログラマブルなマスキング機能
を有する２値画像間論理演算装置を実現することができ
る。
記周期信号の存在しない区間では前記ファンクション・
セレクト信号により指定される論理演算を前記複数の２
値画像出力の間で行い、前記同１■信号の存在する区間
では前記マスク・セレクト信号により指定される出力を
発生することにより、プログラマブルなマスキング機能
を有する２値画像間論理演算装置を実現することができ
る。
（実施例）
以下本発明を図面を用いて詳しく説明する。
第１図は本発明に係わ４２値画像間論理演算装置の一実
施例を示すブロック構成図である。第２図と同一の部分
には同じ符号をイリしである。１゜２は２値画像出力Ｓ
Ａ 、Ｓｓを出力する画像出力１！置、１０は外部から
入力したデータにもとづいてマスク・セレクト信号Ｓｒ
＋および４ビツトのファンクション・セレクト信号ＳＦ
を出力するレジスタ、１１は前記画像出力装置１．２の
２値画像出力ＳＡ 、Ｓｓおよび画像の周期信号Ｓｓを
それぞれその選択入力端子Ｓｏ ＋’ Ｓ、＋ 、Ｓ２
に入力し前記レジスタ１０からのマスク・セレクト信号
Ｓ台および４ビツトのファンクション・セレクト信号Ｓ
Ｆをそれぞれその被選択入力端子■０〜Ｉ３および■４
〜Ｉ７への入力とする８人力のマルチプレクサ、９はこ
のマルチプレクサ１１がらの出力画像信号Ｓｃを入力す
る入出力装置である。第４図に８人カマルチプレクザ１
１の内部の回路構成図を示す。
施例を示すブロック構成図である。第２図と同一の部分
には同じ符号をイリしである。１゜２は２値画像出力Ｓ
Ａ 、Ｓｓを出力する画像出力１！置、１０は外部から
入力したデータにもとづいてマスク・セレクト信号Ｓｒ
＋および４ビツトのファンクション・セレクト信号ＳＦ
を出力するレジスタ、１１は前記画像出力装置１．２の
２値画像出力ＳＡ 、Ｓｓおよび画像の周期信号Ｓｓを
それぞれその選択入力端子Ｓｏ ＋’ Ｓ、＋ 、Ｓ２
に入力し前記レジスタ１０からのマスク・セレクト信号
Ｓ台および４ビツトのファンクション・セレクト信号Ｓ
Ｆをそれぞれその被選択入力端子■０〜Ｉ３および■４
〜Ｉ７への入力とする８人力のマルチプレクサ、９はこ
のマルチプレクサ１１がらの出力画像信号Ｓｃを入力す
る入出力装置である。第４図に８人カマルチプレクザ１
１の内部の回路構成図を示す。
上記のような構成の装置の動作について次に説明する。
第５図は８人カマルチプレクサ１１の入出力関係を示す
図である。周期信号Ｓｓが第３図（Ｂ）に示すような負
論理入力の場合、８人カマルチブレクサ１１の８２端子
に入力される周期信号Ｓ’ｓがレベルＨの区間（すなわ
ち周期信号の存在しない区゛間）では、■４〜■７端子
に加わるファンクション・セレクト信号ＳＦにより指定
される論理演算をＳｏ、Ｓ＋ｌ子に入力される２値画像
出力ＳＡ 、Ｓｓの間で行い、同期信＠ＳｓがレベルＬ
の区間（すなわち周期信号の存在する区間）では、ＩＯ
〜Ｉ３端子に入力されるマスク・セレクト信号ＳＭによ
り前記マルチプレクサ１１の出力をＯまたは１に指定す
る。
図である。周期信号Ｓｓが第３図（Ｂ）に示すような負
論理入力の場合、８人カマルチブレクサ１１の８２端子
に入力される周期信号Ｓ’ｓがレベルＨの区間（すなわ
ち周期信号の存在しない区゛間）では、■４〜■７端子
に加わるファンクション・セレクト信号ＳＦにより指定
される論理演算をＳｏ、Ｓ＋ｌ子に入力される２値画像
出力ＳＡ 、Ｓｓの間で行い、同期信＠ＳｓがレベルＬ
の区間（すなわち周期信号の存在する区間）では、ＩＯ
〜Ｉ３端子に入力されるマスク・セレクト信号ＳＭによ
り前記マルチプレクサ１１の出力をＯまたは１に指定す
る。
例えば第５図において周期信号Ｓｓが論理Ｏ（レベルＬ
）の場合は入力ＳＡ 、Ｓｓとは無関係に、マスク・セ
レクト信号ＳＭが論理０のとき出力Ｓｃは論理０となり
、マスク・セレクト信号Ｓｉが論理１（レベルＨ）のと
き出力Ｓｃは論理１となる。周期信号Ｓｓが論理１（レ
ベルＨ）の場合に、例えばファンクション・セレクト信
号ＳＦの１４〜Ｉ７の値が０００１のとき、論理演算式
４式％ なお周期信号が正論理入力である場合は、８人カマルチ
ブレクサ１１のＩｏ〜■３端子にファンクション・セレ
クト信号ＳＦを入力し、１４〜Ｉ７＃ｉ１子（を結線し
たもの）にマスク・セレクト信号ＳＭを加えればよい。
）の場合は入力ＳＡ 、Ｓｓとは無関係に、マスク・セ
レクト信号ＳＭが論理０のとき出力Ｓｃは論理０となり
、マスク・セレクト信号Ｓｉが論理１（レベルＨ）のと
き出力Ｓｃは論理１となる。周期信号Ｓｓが論理１（レ
ベルＨ）の場合に、例えばファンクション・セレクト信
号ＳＦの１４〜Ｉ７の値が０００１のとき、論理演算式
４式％ なお周期信号が正論理入力である場合は、８人カマルチ
ブレクサ１１のＩｏ〜■３端子にファンクション・セレ
クト信号ＳＦを入力し、１４〜Ｉ７＃ｉ１子（を結線し
たもの）にマスク・セレクト信号ＳＭを加えればよい。
この様な構成の２１ｉ１画像間論理演算装置によれば、
従来はＩＣ数個で実現していたマスク機能付き論理演算
回路がマルチプレクサ用ＩＣ１個で実現できることにな
り、全体の回路構成が簡略化され、コストダウンおよび
高速処理が可能となる。
従来はＩＣ数個で実現していたマスク機能付き論理演算
回路がマルチプレクサ用ＩＣ１個で実現できることにな
り、全体の回路構成が簡略化され、コストダウンおよび
高速処理が可能となる。
（発明の効果）
以上述べ゛たように本発明によれば、回路構成が簡単な
ためコスト・ダウンができ、高速処理にも対応できる２
値画像間論理演算装置を実現できる。
ためコスト・ダウンができ、高速処理にも対応できる２
値画像間論理演算装置を実現できる。
第１図は本発明に係わる２値画像間論即演算装置の一実
施例の構成ブロック図、第２図は２値画像間論理演算装
置の従来例を示プブロック構成図、第３図は第２図の装
置の動作を説明するためのタイムヂャート、第４図は第
１図の装置の８人カマルチブレクサ１１に関する部分説
明図、第５図は８人カマルチプレクサ１１の入出力関係
を示づ図である。 １．２・・・画像出力装置、１１・・・マルチプレクサ
、ＳＡ 、Ｓａ・・・２値画像出力、Ｓｓ・・・周期信
号、Ｓｏ ＋ Ｓ＋ ｒ Ｓ２・・・選択入力端子、Ｓ
ｌ・・・マスク・セレクト信号、ＳＦ・・・ファンクシ
ョン・セレクト信号、Ｉｏ”−１ｙ・・・被選択入力端
子。
施例の構成ブロック図、第２図は２値画像間論理演算装
置の従来例を示プブロック構成図、第３図は第２図の装
置の動作を説明するためのタイムヂャート、第４図は第
１図の装置の８人カマルチブレクサ１１に関する部分説
明図、第５図は８人カマルチプレクサ１１の入出力関係
を示づ図である。 １．２・・・画像出力装置、１１・・・マルチプレクサ
、ＳＡ 、Ｓａ・・・２値画像出力、Ｓｓ・・・周期信
号、Ｓｏ ＋ Ｓ＋ ｒ Ｓ２・・・選択入力端子、Ｓ
ｌ・・・マスク・セレクト信号、ＳＦ・・・ファンクシ
ョン・セレクト信号、Ｉｏ”−１ｙ・・・被選択入力端
子。
Claims (1)
- 複数の画像出力装置と、この画像出力装置からの２値画
像出力および画像の周期信号をその選択入力端子への入
力としマスク・セレクト信号とファンクション・セレク
ト信号をその被選択入力端子への入力とするマルチプレ
クサとを具備し、前記マルチプレクサは、前記同期信号
の存在しない区間では前記ファンクション・セレクト信
号により指定される論理演算を前記複数の２値画像出力
の間で行い、前記同期信号の存在する区間では前記マス
ク・セレクト信号により指定される出力を発生するよう
に構成したことを特徴とする２値画像間論理演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12345584A JPS613282A (ja) | 1984-06-15 | 1984-06-15 | ２値画像間論理演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12345584A JPS613282A (ja) | 1984-06-15 | 1984-06-15 | ２値画像間論理演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613282A true JPS613282A (ja) | 1986-01-09 |
Family
ID=14861034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12345584A Pending JPS613282A (ja) | 1984-06-15 | 1984-06-15 | ２値画像間論理演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613282A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2020203672A1 (ja) * | 2019-03-29 | 2021-04-30 | 株式会社ラプラス・システム | 中継端子台 |
-
1984
- 1984-06-15 JP JP12345584A patent/JPS613282A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2020203672A1 (ja) * | 2019-03-29 | 2021-04-30 | 株式会社ラプラス・システム | 中継端子台 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136662A (en) | Image processor for sequential processing of successive regions of an image | |
| JPS613282A (ja) | ２値画像間論理演算装置 | |
| JP2519486B2 (ja) | 画像処理システム | |
| JPH02159177A (ja) | 画像入力装置 | |
| JPS61276071A (ja) | 画像処理装置 | |
| JPS6013591B2 (ja) | 多箇所走査方式 | |
| JP3346853B2 (ja) | カラー画像処理装置 | |
| JPH0523013Y2 (ja) | ||
| JP2625854B2 (ja) | マットカラー効果発生器 | |
| JPH0287721A (ja) | アナログ入力装置 | |
| JPH01305662A (ja) | 画像縮小処理器 | |
| JPS60213169A (ja) | 画像デ−タ密度変換装置 | |
| JPH0359475A (ja) | スキャンイン・アウト方式 | |
| JPH047596A (ja) | 画像メモリ制御方式 | |
| JPH01112884A (ja) | 画像処理装置 | |
| JPS6194185A (ja) | 画像処理装置 | |
| JPS58116876A (ja) | 映像信号処理装置 | |
| JPH04155477A (ja) | 画像処理装置 | |
| JPH05315971A (ja) | シリアル−パラレル変換回路 | |
| JPH0397055A (ja) | シリアル入出力回路 | |
| JPH02185131A (ja) | カウンタ装置 | |
| JPS6317491A (ja) | アトリビユ−ト制御回路 | |
| JPH05334423A (ja) | 画像処理装置 | |
| JPS61147673A (ja) | 画像入力装置 | |
| JPS61139888A (ja) | 画像演算装置 |