JPH04155477A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH04155477A JPH04155477A JP2279259A JP27925990A JPH04155477A JP H04155477 A JPH04155477 A JP H04155477A JP 2279259 A JP2279259 A JP 2279259A JP 27925990 A JP27925990 A JP 27925990A JP H04155477 A JPH04155477 A JP H04155477A
- Authority
- JP
- Japan
- Prior art keywords
- image
- image information
- binarized
- memory
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 46
- 238000005070 sampling Methods 0.000 claims abstract description 13
- 238000003384 imaging method Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000003909 pattern recognition Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Closed-Circuit Television Systems (AREA)
- Image Analysis (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、画像処理装置に関し、特に、ワイヤーボンダ
ー等の半導体組立装置等において、複数画像のメモリ処
理を行なう際の処理時間の短縮化と、回路規模の縮小化
を実現することのできる画像処理装置に関するものであ
る。
ー等の半導体組立装置等において、複数画像のメモリ処
理を行なう際の処理時間の短縮化と、回路規模の縮小化
を実現することのできる画像処理装置に関するものであ
る。
[背景技術]
従来、この種の画像処理装置を用いて複数の画像情報の
メモリ処理を行なうには、撮像装置により撮像された映
像信号等よりなる画像情報をメモリするのに必要な画面
枚数分、すなわち複数のメモリブロック(以下、画像メ
モリとも呼ぶ。)が用意されている。そして、撮像装置
により撮像された1フレーム分の画像入力動作を1つの
メモリブロックに行い、他の各メモリブロックに順次そ
の必要画面枚数と等しい回数骨だけ同様の動作を行って
1フレーム分の人力を行ない、必要な枚数分の画像情報
が得られる。
メモリ処理を行なうには、撮像装置により撮像された映
像信号等よりなる画像情報をメモリするのに必要な画面
枚数分、すなわち複数のメモリブロック(以下、画像メ
モリとも呼ぶ。)が用意されている。そして、撮像装置
により撮像された1フレーム分の画像入力動作を1つの
メモリブロックに行い、他の各メモリブロックに順次そ
の必要画面枚数と等しい回数骨だけ同様の動作を行って
1フレーム分の人力を行ない、必要な枚数分の画像情報
が得られる。
また、この画像処理装置では、撮像装置により撮像され
たlフレーム分の画像情報を二値化制御部により二値化
処理を行う。この二値化処理は、例えば、半導体部品の
リードフレームのリードの部分は明色化されて読み取ら
れ、この部分を「1」とし、それ以外の部分は暗色化さ
れて「0」というようにディジタル化されて読み取られ
るものである。この二値化処理により得られる画像情報
は、通常、同じレベルの画像情報が得られるように設定
されているが、モニタ等の表示部に表示された画像情報
の二値化レベルを可変調整して新たな画像情報を得よう
とするときは、しきい値を設定し直して再度撮像装置に
より画像情報を画像メモリ内に取り込む。ここでいうし
きい値は、撮像装置から入力された画像情報をあるレベ
ル(スレッショルド・レベル)で切り、白と黒の2つの
情報に分けることをいい、二値化レベルとも呼ぶ。
たlフレーム分の画像情報を二値化制御部により二値化
処理を行う。この二値化処理は、例えば、半導体部品の
リードフレームのリードの部分は明色化されて読み取ら
れ、この部分を「1」とし、それ以外の部分は暗色化さ
れて「0」というようにディジタル化されて読み取られ
るものである。この二値化処理により得られる画像情報
は、通常、同じレベルの画像情報が得られるように設定
されているが、モニタ等の表示部に表示された画像情報
の二値化レベルを可変調整して新たな画像情報を得よう
とするときは、しきい値を設定し直して再度撮像装置に
より画像情報を画像メモリ内に取り込む。ここでいうし
きい値は、撮像装置から入力された画像情報をあるレベ
ル(スレッショルド・レベル)で切り、白と黒の2つの
情報に分けることをいい、二値化レベルとも呼ぶ。
[発明が解決しようとする課題]
しかしながら、従来の画像処理装置では、第1に、撮像
装置により撮像された1フレーム分の画像入力を各メモ
リブロックに繰り返し行なうために処理に多大な時間を
要する欠点がある。
装置により撮像された1フレーム分の画像入力を各メモ
リブロックに繰り返し行なうために処理に多大な時間を
要する欠点がある。
第2に、従来の画像処理装置では、撮像装置により撮像
された1フレーム分の画像情報をメモリするために、必
要な画面枚数分のメモリブロックを用意しなければなら
ず、回路規模が大型化すると共に、複数の画像メモリが
必要となり高価となる欠点がある。
された1フレーム分の画像情報をメモリするために、必
要な画面枚数分のメモリブロックを用意しなければなら
ず、回路規模が大型化すると共に、複数の画像メモリが
必要となり高価となる欠点がある。
第3に、従来の画像処理装置では、二値化処理により得
られる画像情報の二値化レベルを可変調整して新たな画
像情報を得ようとするときは、しきい値を変えて設定し
、この設定されたしきい値により再度撮像装置により画
像情報を取り込まなければならない欠点がある。
られる画像情報の二値化レベルを可変調整して新たな画
像情報を得ようとするときは、しきい値を変えて設定し
、この設定されたしきい値により再度撮像装置により画
像情報を取り込まなければならない欠点がある。
そこで、本発明は、上記従来技術の欠点に鑑みなされた
ものであって、1フレーム分の画像情報入力時間内で、
1つの画像メモリを用いて時分割に画像情報のメモリ処
理を行ない、処理時間の短縮化と回路規模の縮小化を図
ることのできる画像処理装置を提供することを目的とす
るものである。
ものであって、1フレーム分の画像情報入力時間内で、
1つの画像メモリを用いて時分割に画像情報のメモリ処
理を行ない、処理時間の短縮化と回路規模の縮小化を図
ることのできる画像処理装置を提供することを目的とす
るものである。
また、本発明は、1フレーム分の画像入力時間内で、1
つの画像メモリを用いて任意の二値化レベルで複数の画
像情報を時分割にメモリ処理を行なうことのできる画像
処理装置を提供することを目的とするものである。
つの画像メモリを用いて任意の二値化レベルで複数の画
像情報を時分割にメモリ処理を行なうことのできる画像
処理装置を提供することを目的とするものである。
[課題を解決するための手段]
本発明に係る画像処理装置は、撮像装置により撮像され
た画像情報を二値化し、基準サンプリングクロックによ
って二値化画像を生成する二値化制御部と、該二値化制
御部によって二値化された画像情報を複数画面分ストア
する画像メモリとを備え、前記二値化制御部により二値
化された画像情報を1フレーム分の入力時間の間に前記
画像メモリに複数画面分の画像情報を時分割で順次スト
アするように構成したものである。
た画像情報を二値化し、基準サンプリングクロックによ
って二値化画像を生成する二値化制御部と、該二値化制
御部によって二値化された画像情報を複数画面分ストア
する画像メモリとを備え、前記二値化制御部により二値
化された画像情報を1フレーム分の入力時間の間に前記
画像メモリに複数画面分の画像情報を時分割で順次スト
アするように構成したものである。
また、本発明に係る画像処理装置は、撮像装置により撮
像された画像情報を二値化し、基準サンプリングクロッ
クによって二値化画像を生成する二値化制御部と、該二
値化制御部により二値化される画像情報を任意のレベル
に設定できるしきい値設定手段と、該しきい値設定手段
により設定されたレベルで二値化された画像情報を複数
画面分ストアできる画像メモリと、該画像メモリにスト
アされた画像情報を選択して出力できる選択手段とを備
え、前記しきい値設定手段により任意に設定されたレベ
ルで二値化された画像情報を1フレーム分の入力時間の
間に前記画像メモリに複数画面分の画像情報を時分割で
順次ストアするとともに、所望の画像情報を選択手段に
より選択して出力できるように構成したものである。
像された画像情報を二値化し、基準サンプリングクロッ
クによって二値化画像を生成する二値化制御部と、該二
値化制御部により二値化される画像情報を任意のレベル
に設定できるしきい値設定手段と、該しきい値設定手段
により設定されたレベルで二値化された画像情報を複数
画面分ストアできる画像メモリと、該画像メモリにスト
アされた画像情報を選択して出力できる選択手段とを備
え、前記しきい値設定手段により任意に設定されたレベ
ルで二値化された画像情報を1フレーム分の入力時間の
間に前記画像メモリに複数画面分の画像情報を時分割で
順次ストアするとともに、所望の画像情報を選択手段に
より選択して出力できるように構成したものである。
[実施例]
次に、本発明に係る画像処理装置の一実施例を図面を用
いて詳細に説明する。
いて詳細に説明する。
第1図は、本実施例に係る画像処理装置の構成を示すブ
ロック図、第2図は、第1図のしきい値設定部により設
定を行う二値化レベル並びに信号波形を示す図である。
ロック図、第2図は、第1図のしきい値設定部により設
定を行う二値化レベル並びに信号波形を示す図である。
第1図及び第2図において、撮像装置lは、半導体組立
装置等に装着されたXYテーブル等に搭載されたテレビ
カメラ等で構成される。この撮像装置lは、複数台のテ
レビカメラ等を接続して構成することができる。しきい
値設定部2(21〜2、)は、複数設けられており、撮
像装置1から入力された画像情報を任意の二値化レベル
でサンプリングを行なうように各画面のしきい値の設定
を行う。このしきい値設定部2(21〜2.)で行なわ
れるしきい値の設定は、外部の操作手段(図示せず)に
より同じ若しくは異なるレベルで設定できるように構成
されている。二値化制御部3(3,〜3.)は、撮像装
置1から転送されてくる画像情報をしきい値設定部2(
21〜2N)で設定されたしきい値により二値化する二
値化処理部で、画像情報が必要な画面枚数分だけ用意さ
れる。シフトレジスタ4(4、〜48)は、複数の二値
化制御部3(3、〜3.)によって直列に入力される画
像情報を並列データに変換するシフトレジスタで、必要
な画面枚数分だけ用意されている。また、レジスタ5(
51〜58)は、シフトレジスタ4(41〜4.)によ
って入力される並列データを時分割処理部8によって発
生する規定のサンプリングクロックのクロック数毎にサ
ンプリングを行う。セレクタ6は、時分割処理部8によ
って行われる時分割処理により、1つの画像メモリ7ヘ
ストアされる画像情報を選択するとともに、画像メモリ
7内にストアされた画像情報から所望の画像情報を選択
して図示せぬモニタ等よりなる表示部に出力させること
ができる。前記時分割処理部8は、一連の時分割処理動
作のタイミンク制御を行い、複数枚の画像情報を1フレ
ーム分の入力期間中に時分割で1つの画像メモリ7内の
領域に割り当てて画像情報をサンプルする。また、タイ
ミング発生部9は、本装置全体の制御を行う基準となる
サンプリングクロックを生成するものである。
装置等に装着されたXYテーブル等に搭載されたテレビ
カメラ等で構成される。この撮像装置lは、複数台のテ
レビカメラ等を接続して構成することができる。しきい
値設定部2(21〜2、)は、複数設けられており、撮
像装置1から入力された画像情報を任意の二値化レベル
でサンプリングを行なうように各画面のしきい値の設定
を行う。このしきい値設定部2(21〜2.)で行なわ
れるしきい値の設定は、外部の操作手段(図示せず)に
より同じ若しくは異なるレベルで設定できるように構成
されている。二値化制御部3(3,〜3.)は、撮像装
置1から転送されてくる画像情報をしきい値設定部2(
21〜2N)で設定されたしきい値により二値化する二
値化処理部で、画像情報が必要な画面枚数分だけ用意さ
れる。シフトレジスタ4(4、〜48)は、複数の二値
化制御部3(3、〜3.)によって直列に入力される画
像情報を並列データに変換するシフトレジスタで、必要
な画面枚数分だけ用意されている。また、レジスタ5(
51〜58)は、シフトレジスタ4(41〜4.)によ
って入力される並列データを時分割処理部8によって発
生する規定のサンプリングクロックのクロック数毎にサ
ンプリングを行う。セレクタ6は、時分割処理部8によ
って行われる時分割処理により、1つの画像メモリ7ヘ
ストアされる画像情報を選択するとともに、画像メモリ
7内にストアされた画像情報から所望の画像情報を選択
して図示せぬモニタ等よりなる表示部に出力させること
ができる。前記時分割処理部8は、一連の時分割処理動
作のタイミンク制御を行い、複数枚の画像情報を1フレ
ーム分の入力期間中に時分割で1つの画像メモリ7内の
領域に割り当てて画像情報をサンプルする。また、タイ
ミング発生部9は、本装置全体の制御を行う基準となる
サンプリングクロックを生成するものである。
次に、上記構成よりなる画像処理装置の動作について説
明する。
明する。
まず、外部の操作手段によりしきい値設定部2(2I〜
2.4)で第2図に示すような映像信号の二値化レベル
の設定を行う。この二値化レベルは、同じレベルで設定
してもよいし、各しきい値設定部2(21〜2.)毎に
異なるレベルで行うようにしてもよい。
2.4)で第2図に示すような映像信号の二値化レベル
の設定を行う。この二値化レベルは、同じレベルで設定
してもよいし、各しきい値設定部2(21〜2.)毎に
異なるレベルで行うようにしてもよい。
次に、第1図に示す撮像装置1より入力された画像情報
をしきい値設定部2(21〜2H)で設定された各サン
プル画面のしきい値をもとに、時分割処理部8によって
発生する規定のサンプリングクロックによって二値化制
御部3(3,〜3、)で画像情報の二値化を行い、各サ
ンプル画面の二値化信号を得る。
をしきい値設定部2(21〜2H)で設定された各サン
プル画面のしきい値をもとに、時分割処理部8によって
発生する規定のサンプリングクロックによって二値化制
御部3(3,〜3、)で画像情報の二値化を行い、各サ
ンプル画面の二値化信号を得る。
この二値化された信号は、前記サンプリングクロックに
同期させて各シフトレジスタ4(4,〜4N)に順次転
送される。これを時分割処理部8によって発生する規定
のタイミングで各レジスタ5(51〜5N)にサンプル
する。
同期させて各シフトレジスタ4(4,〜4N)に順次転
送される。これを時分割処理部8によって発生する規定
のタイミングで各レジスタ5(51〜5N)にサンプル
する。
この時の規定のタイミングをサンプリングクロックのパ
ルス数で表わすと以下の式のようになる。
ルス数で表わすと以下の式のようになる。
PS・(二値化画像情報の画面枚数)〈パルス〉(1)
(ただし、psは、レジスタ5(5,〜58)へのサン
プリングパルスのパルス間隔をサンプリングクロックの
パルス数で表わしたもの) このとき、各レジスタ5(5I〜5.l)の出力には、
各サンプル画面に対応した並列信号が前記(11式のP
Sパルス分だけ得られているので、これを順次それ以降
のサンプリングクロックに同期させて各画面に対応する
データを、時分割制御部8により一連あ時分割処理動作
のタイミング制御を行ないながらセレクタ6を介して順
番に画像メモリ7ヘストアしていく。
(ただし、psは、レジスタ5(5,〜58)へのサン
プリングパルスのパルス間隔をサンプリングクロックの
パルス数で表わしたもの) このとき、各レジスタ5(5I〜5.l)の出力には、
各サンプル画面に対応した並列信号が前記(11式のP
Sパルス分だけ得られているので、これを順次それ以降
のサンプリングクロックに同期させて各画面に対応する
データを、時分割制御部8により一連あ時分割処理動作
のタイミング制御を行ないながらセレクタ6を介して順
番に画像メモリ7ヘストアしていく。
これら一連の動作を1フレーム入力分繰り返すことによ
り、1フレーム分の画像情報入力時間で、唯一の画像メ
モリ7の中に複数枚の二値化画像情報をストアすること
ができる。
り、1フレーム分の画像情報入力時間で、唯一の画像メ
モリ7の中に複数枚の二値化画像情報をストアすること
ができる。
また、画像メモリ7内にストアされた画像情報より所望
の画像情報を得たいときは、外部の操作手段によりセレ
クタ6で所望の画像情報を選択して図示せぬ表示部に表
示させることができる。
の画像情報を得たいときは、外部の操作手段によりセレ
クタ6で所望の画像情報を選択して図示せぬ表示部に表
示させることができる。
なお、本実施例よりなる画像処理装置が、例えば、パタ
ーン認識装置に応用された際には、その処理量が向上し
かつ装置の小型化がなされ、しかも1つの画像メモリで
複数枚の画像情報を得ることができるから、パターン認
識処理時間の短縮と、装置の小型化を可能にすることが
できる。
ーン認識装置に応用された際には、その処理量が向上し
かつ装置の小型化がなされ、しかも1つの画像メモリで
複数枚の画像情報を得ることができるから、パターン認
識処理時間の短縮と、装置の小型化を可能にすることが
できる。
また、本実施例では、撮像装置のテレビカメラ等を複数
用意し、各テレビカメラから得られた画像情報を画像メ
モリ内の所定の領域に割り当ててストアするように構成
することもできる。例えば、1つのテレビカメラにより
ある画像情報を得、他のテレビカメラにより他の画像情
報を得て、別々の画像情報を1つの画像メモリ内にスト
アし、所望の画像情報を読み出すときはセレクタにより
画像メモリ内のアドレスを指定して読み出せばよい。し
たがって、これを半導体組立装置に適用すれば、同時に
2以上の半導体部品を撮像して画像メモリ内に記憶した
後、XYテーブルを次のステージに移動させることによ
って別の半導体部品を撮像可能となり、処理時間等を短
縮させることができる。
用意し、各テレビカメラから得られた画像情報を画像メ
モリ内の所定の領域に割り当ててストアするように構成
することもできる。例えば、1つのテレビカメラにより
ある画像情報を得、他のテレビカメラにより他の画像情
報を得て、別々の画像情報を1つの画像メモリ内にスト
アし、所望の画像情報を読み出すときはセレクタにより
画像メモリ内のアドレスを指定して読み出せばよい。し
たがって、これを半導体組立装置に適用すれば、同時に
2以上の半導体部品を撮像して画像メモリ内に記憶した
後、XYテーブルを次のステージに移動させることによ
って別の半導体部品を撮像可能となり、処理時間等を短
縮させることができる。
また、本実施例では、1つの画像メモリを用いるように
したが、複数の画像メモリを用いるような構成としても
よい。
したが、複数の画像メモリを用いるような構成としても
よい。
[発明の効果]
以上説明したように、本発明によれば、画像処理装置に
おいて、1フレーム入力の処理時間のみで、高速にかつ
小規模な回路で複数の画像情報のメモリ処理を行うこと
ができる効果がある。また、本発明によれば、1フレー
ム分の画像情報入力時間内で、1つの画像メモリを用い
て複数の画像情報を任意の二値化レベルで時分割にメモ
リ処理を行なうことができるので、撮像装置により再度
画像情報を得る必要がないので、作業効率が向上すると
いう効果がある。更に、本発明によれば、1つの画像メ
モリで複数枚の画像情報を得ることができ、安価である
という効果もある。
おいて、1フレーム入力の処理時間のみで、高速にかつ
小規模な回路で複数の画像情報のメモリ処理を行うこと
ができる効果がある。また、本発明によれば、1フレー
ム分の画像情報入力時間内で、1つの画像メモリを用い
て複数の画像情報を任意の二値化レベルで時分割にメモ
リ処理を行なうことができるので、撮像装置により再度
画像情報を得る必要がないので、作業効率が向上すると
いう効果がある。更に、本発明によれば、1つの画像メ
モリで複数枚の画像情報を得ることができ、安価である
という効果もある。
第1図は、本実施例に係る画像処理装置の構成を示すブ
ロック図、第2図は、第1図のしきい値設定部により設
定を行う二値化レベル並びに信号波形を示す図である。 1・・・撮像装置、2(21〜2.) ・・・しきい
値設定部、3(31〜3.) ・・・二値化制御部、
4(41〜4%) ・・・シフトレジスタ、5(51
〜5.) ・・・レジスタ、6・・・セレクタ、7・
・・画像メモリ、8・・・時分割処理部、9・・・タイ
ミング発生部。 特許出願人 海上゛電機株式会社 代理人 弁理士 羽 切 正 治 il1図 第2図 ’+1Lレヘ゛1し 日ヂ!セ1信1辷) 二1山11信号)
ロック図、第2図は、第1図のしきい値設定部により設
定を行う二値化レベル並びに信号波形を示す図である。 1・・・撮像装置、2(21〜2.) ・・・しきい
値設定部、3(31〜3.) ・・・二値化制御部、
4(41〜4%) ・・・シフトレジスタ、5(51
〜5.) ・・・レジスタ、6・・・セレクタ、7・
・・画像メモリ、8・・・時分割処理部、9・・・タイ
ミング発生部。 特許出願人 海上゛電機株式会社 代理人 弁理士 羽 切 正 治 il1図 第2図 ’+1Lレヘ゛1し 日ヂ!セ1信1辷) 二1山11信号)
Claims (3)
- (1)撮像装置により撮像された画像情報を二値化し、
基準サンプリングクロックによって二値化画像を生成す
る二値化制御部と、該二値化制御部によって二値化され
た画像情報を複数画面分ストアする画像メモリとを備え
、 前記二値化制御部により二値化された画像情報を1フレ
ーム分の入力時間の間に前記画像メモリに複数画面分の
画像情報を時分割で順次ストアするようにしたことを特
徴とする画像処理装置。 - (2)撮像装置により撮像された画像情報を二値化し、
基準サンプリングクロックによって二値化画像を生成す
る二値化制御部と、該二値化制御部により二値化される
画像情報を任意のレベルに設定できるしきい値設定手段
と、該しきい値設定手段により設定されたレベルで二値
化された画像情報を複数画面分ストアできる画像メモリ
と、該画像メモリにストアされた画像情報を選択して出
力できる選択手段とを備え、 前記しきい値設定手段により任意に設定されたレベルで
二値化された画像情報を1フレーム分の入力時間の間に
前記画像メモリに複数画面分の画像情報を時分割で順次
ストアするとともに、所望の画像情報を選択手段により
選択して出力できるようにしたことを特徴とする画像処
理装置。 - (3)前記画像メモリは、1つであることを特徴とする
請求項(1)又は(2)記載の画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2279259A JPH04155477A (ja) | 1990-10-19 | 1990-10-19 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2279259A JPH04155477A (ja) | 1990-10-19 | 1990-10-19 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04155477A true JPH04155477A (ja) | 1992-05-28 |
Family
ID=17608670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2279259A Pending JPH04155477A (ja) | 1990-10-19 | 1990-10-19 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04155477A (ja) |
-
1990
- 1990-10-19 JP JP2279259A patent/JPH04155477A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4417276A (en) | Video to digital converter | |
US4698674A (en) | Interlace/non-interlace data converter | |
KR20150072358A (ko) | 플래시에 의해 조명된 이미지들의 세트를 포착하는 방법 및 장치 | |
US4885787A (en) | High-speed digital image processing apparatus | |
US5285286A (en) | Apparatus for testing image sensors that simultaneously output multiple image blocks | |
JPH04155477A (ja) | 画像処理装置 | |
JP2004193970A (ja) | 画像データ処理装置 | |
JP2001285705A (ja) | タイミング信号発生装置およびその発生方法 | |
KR960011228B1 (ko) | 영상 히스토그래머 | |
RU2006942C1 (ru) | Система для обработки изображений | |
JPS63185284A (ja) | 固体撮像装置 | |
KR100195112B1 (ko) | 윈도우 기능을 갖는 디지털 캠코더 | |
RU2006941C1 (ru) | Устройство для обработки изображений | |
KR100260889B1 (ko) | 8비트 디지탈 영상 신호 처리용 어드레스 생성 회로 및 방법 | |
KR100243366B1 (ko) | 디지탈 카메라의 화면분할장치 | |
SU1552402A1 (ru) | Устройство коррекции ркостной составл ющей телевизионного сигнала | |
KR100224854B1 (ko) | 영상 처리 방법 | |
JPS63208385A (ja) | 書籍印刷状態検査装置 | |
JPS5994164A (ja) | Tv画像デ−タ入力装置 | |
JP3237556B2 (ja) | 映像処理装置 | |
JPH11352155A (ja) | デジタルオシロスコープ | |
JPS63167978A (ja) | 画像処理装置 | |
JPS63242069A (ja) | 映像信号処理回路 | |
JPS6282779A (ja) | 画像特殊効果装置 | |
JPS5875277A (ja) | パタ−ン認識装置 |