JPS6130045A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6130045A JPS6130045A JP15170984A JP15170984A JPS6130045A JP S6130045 A JPS6130045 A JP S6130045A JP 15170984 A JP15170984 A JP 15170984A JP 15170984 A JP15170984 A JP 15170984A JP S6130045 A JPS6130045 A JP S6130045A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio2
- substrate
- insulating film
- stepped portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ） 産業上の利用分野
本発明は、半導体基板に形成される複数の素子の間を、
電機的に互いに絶縁分離させるだめの半導体装置の製造
方法に関するものである。
電機的に互いに絶縁分離させるだめの半導体装置の製造
方法に関するものである。
（ロ） 従来の技術
たとえば複数の素子を有する半導体装置においては、各
素子間のいわゆるフィールド領域に厚い酸化膜を形成し
、夫々の素子を互いに電気的に絶縁分離させることが行
なわれている。
素子間のいわゆるフィールド領域に厚い酸化膜を形成し
、夫々の素子を互いに電気的に絶縁分離させることが行
なわれている。
従来、このように各素子を絶縁分離する方法としては、
選択酸化法（ロコス法、たとえば特開昭５８−５３８４
２号公報参照）が知られている。この選択酸化法はまず
、半導体基板の素子形成領域に窒化膜などの耐酸化性マ
スクを形成し、次に、半導体基板を高温酸化させること
によって、耐酸化性マスクの存在しない部分に、選択的
に厚い酸化膜を形成し、素子間を絶縁分離させるもので
ある。
選択酸化法（ロコス法、たとえば特開昭５８−５３８４
２号公報参照）が知られている。この選択酸化法はまず
、半導体基板の素子形成領域に窒化膜などの耐酸化性マ
スクを形成し、次に、半導体基板を高温酸化させること
によって、耐酸化性マスクの存在しない部分に、選択的
に厚い酸化膜を形成し、素子間を絶縁分離させるもので
ある。
（ハ） 発明が解決しようとする問題点前記の選択酸化
法によると、半導体基板のフィールド酸化膜が、窒化膜
下に鳥のくちばしくバーズビーク）状に食い込むため、
素子形成領域を正確に形成することができなかった。
法によると、半導体基板のフィールド酸化膜が、窒化膜
下に鳥のくちばしくバーズビーク）状に食い込むため、
素子形成領域を正確に形成することができなかった。
本発明は、このような従来の技術の有する難点に鑑みて
なされたものであって、素子間を絶縁分離するにあたり
、正確に素子形成領域を形成し、しかも、それを簡単な
工程で実現することを目的とする。
なされたものであって、素子間を絶縁分離するにあたり
、正確に素子形成領域を形成し、しかも、それを簡単な
工程で実現することを目的とする。
（ニ）問題点を解決するための手段
本発明は、半導体基板を選択的にエツチングし、この基
板の所定部分に凹部を形成する工程と、前記凹部を含め
て半導体基板の表面に第１の絶縁膜を形成し、凹部の段
差を緩和する工程と、第１の絶縁膜の上に被膜形成用塗
布液を塗布し、ベーキングすることによって表面が略平
坦な第２の絶縁膜を形成する工程と、第２の絶縁膜の上
から、前記半導体基板の平坦部が露出するまで、第２の
絶縁膜と第１の絶縁膜とをエツチングする工程と、を備
え前記凹部にのみ絶縁物を堆積させることを特徴とする
半導体装置の製造方法である。
板の所定部分に凹部を形成する工程と、前記凹部を含め
て半導体基板の表面に第１の絶縁膜を形成し、凹部の段
差を緩和する工程と、第１の絶縁膜の上に被膜形成用塗
布液を塗布し、ベーキングすることによって表面が略平
坦な第２の絶縁膜を形成する工程と、第２の絶縁膜の上
から、前記半導体基板の平坦部が露出するまで、第２の
絶縁膜と第１の絶縁膜とをエツチングする工程と、を備
え前記凹部にのみ絶縁物を堆積させることを特徴とする
半導体装置の製造方法である。
（ホ） 作用
本発明は、前述のような手段から、各素子の間を確実に
絶縁分離し、正確に素子形成領域を形成することができ
て、しかもそれを簡単な工程で実現する。
絶縁分離し、正確に素子形成領域を形成することができ
て、しかもそれを簡単な工程で実現する。
（へ） 実施例
本発明の一実施例を第１図ないし第４図にもとづいて説
明する。これらの図において、（１）はシリコン基板、
（２）（２）・・・は個々の素子が形成される素子形成
領域、（３）（３）は素子形成領域（２）（２）・・・
の間に設けられた凹部、（４）は第１の５ｉ（ｈ膜、（
５）は５ｉ（ｈ果皮膜形成用塗布液（ベーキングするこ
とにより第２の５ｉ（ｈ膜が形成跡れる）である。
明する。これらの図において、（１）はシリコン基板、
（２）（２）・・・は個々の素子が形成される素子形成
領域、（３）（３）は素子形成領域（２）（２）・・・
の間に設けられた凹部、（４）は第１の５ｉ（ｈ膜、（
５）は５ｉ（ｈ果皮膜形成用塗布液（ベーキングするこ
とにより第２の５ｉ（ｈ膜が形成跡れる）である。
なお、この実施例においては、半導体基板としてはシリ
コン基板（１）、第１の絶縁膜としては第１の５ｉ（ｈ
膜〈４）、皮膜形成用塗布液としては、ベーキングする
ことにより第２の絶縁膜としての第２の８１０２膜（５
）が形成きれる５ｉＣｈ系皮膜形成用塗布液（以下、塗
布液と略称する〉を用いている。
コン基板（１）、第１の絶縁膜としては第１の５ｉ（ｈ
膜〈４）、皮膜形成用塗布液としては、ベーキングする
ことにより第２の絶縁膜としての第２の８１０２膜（５
）が形成きれる５ｉＣｈ系皮膜形成用塗布液（以下、塗
布液と略称する〉を用いている。
以下、製造工程を順に説明する。まず１、通常の写真食
刻法によりシリコン基板（１）をパターンニングし、反
応性イオンエツチングにより選択的に段差５０００人の
凹部（３）（３）を形成する（第１図）。
刻法によりシリコン基板（１）をパターンニングし、反
応性イオンエツチングにより選択的に段差５０００人の
凹部（３）（３）を形成する（第１図）。
次に、ＣＶＤ法により第１（７）Ｓｉ０２膜（４）を約
６０００人称度の厚みに形成する。なお、このとき凹部
（３）（３）の段差は３５００人程度人程和されている
（第２図）。
６０００人称度の厚みに形成する。なお、このとき凹部
（３）（３）の段差は３５００人程度人程和されている
（第２図）。
次に、第１の５ｉ（ｈ膜（４）の段差をなくすように、
凹部（３）（３”）を中心に塗布液（５）を塗布する。
凹部（３）（３”）を中心に塗布液（５）を塗布する。
そして、シリコン基板（１）を１２００℃で約１時・間
ベーキングし、第２の５ｉ（ｈ膜（５）を形成する。こ
のとき、第２の８１０２膜（５）の表面は略平坦に形成
される（第３図）。なお、塗布液（５）により第２の８
１０２膜（５）を形成するには、その厚みに限界がある
ので、最初にＣＶＤ法等により第１の５ｉ（ｈ膜（４）
を形成し、凹部（３）（３）の段差を緩和しておく必要
がある。
ベーキングし、第２の５ｉ（ｈ膜（５）を形成する。こ
のとき、第２の８１０２膜（５）の表面は略平坦に形成
される（第３図）。なお、塗布液（５）により第２の８
１０２膜（５）を形成するには、その厚みに限界がある
ので、最初にＣＶＤ法等により第１の５ｉ（ｈ膜（４）
を形成し、凹部（３）（３）の段差を緩和しておく必要
がある。
次に、第２の５１０２膜（５）の上から、反応性イオン
エツチングにより第２の５ｉ（ｈ膜（５）と第１の５１
０２膜（４）とを、シリコン基板（１）の平坦部が露出
するまでエツチングする。これにより、凹部（３）（３
）にのみ絶縁物としての５ｉＯｚ （６）（６）が堆積
される（第４図）、なお、このとき５１０２（６）（６
）とシリコン基板（１）との段差はわずかである。
エツチングにより第２の５ｉ（ｈ膜（５）と第１の５１
０２膜（４）とを、シリコン基板（１）の平坦部が露出
するまでエツチングする。これにより、凹部（３）（３
）にのみ絶縁物としての５ｉＯｚ （６）（６）が堆積
される（第４図）、なお、このとき５１０２（６）（６
）とシリコン基板（１）との段差はわずかである。
（ト） 発明の効果
本発明は、第１の絶縁膜により凹部の段差を緩和し、次
に、皮膜形成用塗布液により、表面が略平坦な第２の絶
縁膜を形成する。そして、エツチング速度の略等しい第
２の絶縁膜と第１の絶縁膜とを、半導体基板の平坦部が
露出するまでエツチングし、凹部にのみ絶縁物を堆積さ
せるものである。
に、皮膜形成用塗布液により、表面が略平坦な第２の絶
縁膜を形成する。そして、エツチング速度の略等しい第
２の絶縁膜と第１の絶縁膜とを、半導体基板の平坦部が
露出するまでエツチングし、凹部にのみ絶縁物を堆積さ
せるものである。
而して、これらの工程は工程数も少なく極簡単なもので
ある。そして、素子形成領域を夫々確実に絶縁分離し、
しかもそれが正確に行い得る。
ある。そして、素子形成領域を夫々確実に絶縁分離し、
しかもそれが正確に行い得る。
図面はいずれも本発明の一実施例を示すものであって、
第１図、第２図、第３図、第４図は共に工程説明図であ
る。 （１）・・・シリコン基板、（３）（３）・・・凹部、
（４）・・・第１の５ｉ（ｈ膜、〈５）・・・５１０２
系皮膜形成用塗布液（第２の５ｉ（ｈ膜）。
第１図、第２図、第３図、第４図は共に工程説明図であ
る。 （１）・・・シリコン基板、（３）（３）・・・凹部、
（４）・・・第１の５ｉ（ｈ膜、〈５）・・・５１０２
系皮膜形成用塗布液（第２の５ｉ（ｈ膜）。
Claims (2)
- （１）半導体基板を選択的にエッチングし、この基板の
所定部分に凹部を形成する工程と、前記凹部を含めて半
導体基板の表面に第１の絶縁膜を形成し、凹部の段差を
緩和する工程と、第１の絶縁膜の上に被膜形成用塗布液
を塗布し、ベーキングすることによって表面が略平坦な
第２の絶縁膜を形成する工程と、第２の絶縁膜の上から
、前記半導体基板の平坦部が露出するまで、第２の絶縁
膜と第１の絶縁膜とをエッチングする工程とを備え、前
記凹部にのみ絶縁物を堆積させることを特徴とする半導
体装置の製造方法。 - （２）第１の絶縁膜と第２の絶縁膜とは、共に酸化珪素
膜であることを特徴とする特許請求の範囲第１項に記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15170984A JPS6130045A (ja) | 1984-07-20 | 1984-07-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15170984A JPS6130045A (ja) | 1984-07-20 | 1984-07-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6130045A true JPS6130045A (ja) | 1986-02-12 |
Family
ID=15524553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15170984A Pending JPS6130045A (ja) | 1984-07-20 | 1984-07-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6130045A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01224950A (ja) * | 1988-03-04 | 1989-09-07 | Fuji Xerox Co Ltd | 光記録媒体の製造方法 |
-
1984
- 1984-07-20 JP JP15170984A patent/JPS6130045A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01224950A (ja) * | 1988-03-04 | 1989-09-07 | Fuji Xerox Co Ltd | 光記録媒体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| US5585302A (en) | Formation of polysilicon resistors in the tungsten strapped source/drain/gate process | |
| JPS62290146A (ja) | 半導体装置の製造方法 | |
| US3974006A (en) | Method of obtaining high temperature resistant assemblies comprising isolated silicon islands bonded to a substrate | |
| JPS6130045A (ja) | 半導体装置の製造方法 | |
| JPS6130046A (ja) | 半導体集積回路装置の製造方法 | |
| JP2975496B2 (ja) | 素子分離構造の形成方法 | |
| JPS5849027B2 (ja) | 半導体集積回路装置の製法 | |
| JPH0427703B2 (ja) | ||
| JP3189320B2 (ja) | 半導体装置の製造方法 | |
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| JPH01282836A (ja) | 半導体装置の製造方法 | |
| JPH0330300B2 (ja) | ||
| JPH01205439A (ja) | 素子分離方法 | |
| JPS61248437A (ja) | 半導体装置の製造方法 | |
| JPS61241941A (ja) | 半導体装置の製造方法 | |
| JPS58142577A (ja) | 半導体装置の製造法 | |
| JPS6336565A (ja) | 半導体装置の製造方法 | |
| JPS6146043A (ja) | 半導体装置の製造方法 | |
| JPS58169935A (ja) | 半導体装置の製造方法 | |
| JPS58153350A (ja) | 半導体装置の製造方法 | |
| JPH03280429A (ja) | 半導体装置の製造方法 | |
| JPH0148652B2 (ja) | ||
| JPS6118150A (ja) | 半導体装置の製造方法 | |
| JPS59169138A (ja) | 半導体装置の製造方法 |