JPS6118150A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6118150A JPS6118150A JP13981784A JP13981784A JPS6118150A JP S6118150 A JPS6118150 A JP S6118150A JP 13981784 A JP13981784 A JP 13981784A JP 13981784 A JP13981784 A JP 13981784A JP S6118150 A JPS6118150 A JP S6118150A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist film
- recessed region
- cvd method
- sio2 film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法に係り、特に、素子分
離領域の形成方法に関するものである。
離領域の形成方法に関するものである。
（従来技術〕
第１図Ａ−Ｄは従来の素子分離領域の形成方法（いわゆ
るＬＯＣＯ８法）の主要段階における状態を示す断面図
で、まず、シリコン（Ｓｌ）基板（１）の上に下地酸化
シリコン（１３１０２）膜（２）および窒化シリコン（
Ｓｉ３Ｎ４） ＪＩＩ（３）全形成し、更にレジスト膜
（４）を塗布形成しこれにパターニングを施した後、８
１３Ｎ４膜（３）に開孔（５）を形成する（ｇ１図Ａ）
Ｏつづいて、第１図Ｂに矢印で示すように、例えばホウ
素イオンを開孔（５）部へ注入する。その後に、レジス
ト膜（４）を除去し、フィールド酸化を施してフィール
ド酸化膜（６）を形成しく第１図Ｏ）、最後に、８１３
Ｎ４膜（３）を除去して素子分離領域の形成は完了して
いた（第１図Ｄ）。
るＬＯＣＯ８法）の主要段階における状態を示す断面図
で、まず、シリコン（Ｓｌ）基板（１）の上に下地酸化
シリコン（１３１０２）膜（２）および窒化シリコン（
Ｓｉ３Ｎ４） ＪＩＩ（３）全形成し、更にレジスト膜
（４）を塗布形成しこれにパターニングを施した後、８
１３Ｎ４膜（３）に開孔（５）を形成する（ｇ１図Ａ）
Ｏつづいて、第１図Ｂに矢印で示すように、例えばホウ
素イオンを開孔（５）部へ注入する。その後に、レジス
ト膜（４）を除去し、フィールド酸化を施してフィール
ド酸化膜（６）を形成しく第１図Ｏ）、最後に、８１３
Ｎ４膜（３）を除去して素子分離領域の形成は完了して
いた（第１図Ｄ）。
ところが、この従来の方法では図示のようにフィールド
酸化膜（６）の一部に素子形成領域への食い込み、いわ
ゆるバードビークを生じ素子分離領域の微細化が困難で
あった。
酸化膜（６）の一部に素子形成領域への食い込み、いわ
ゆるバードビークを生じ素子分離領域の微細化が困難で
あった。
との発明は以上のような点に鑑みてなされたもので、厚
いレジストパターンをマスクとして８１基板にエツチン
グを施して凹部を形成し、その凹部ヘプラズマＣＶＤ法
または光ＣＶＤ法を用いて５１０２膜を堆積させること
によって、微細な素子分離領域の形成方法を提供するも
のである。
いレジストパターンをマスクとして８１基板にエツチン
グを施して凹部を形成し、その凹部ヘプラズマＣＶＤ法
または光ＣＶＤ法を用いて５１０２膜を堆積させること
によって、微細な素子分離領域の形成方法を提供するも
のである。
第２図Ａ−Ｅはこの発明の一実施例の主要段階における
状態を示す断面図で、まず、Ｓｉ基板（１）の上に厚い
レジスト膜（４ａ）を塗布形成し、これにパターニング
を施した後、このレジスト膜（４ａ）をマスクとして８
１基板（１）にエツチングを施して凹部（７）を形成す
る（第２図Ａ）。つづいて、第２図Ｂに矢印で示すよう
に例えばホウ素イオンを凹部（７）の底面へ注入する。
状態を示す断面図で、まず、Ｓｉ基板（１）の上に厚い
レジスト膜（４ａ）を塗布形成し、これにパターニング
を施した後、このレジスト膜（４ａ）をマスクとして８
１基板（１）にエツチングを施して凹部（７）を形成す
る（第２図Ａ）。つづいて、第２図Ｂに矢印で示すよう
に例えばホウ素イオンを凹部（７）の底面へ注入する。
次に、第２図０に示すように全上面にプラズマＣＶＤ法
または光ＣＶＤ法によって８１０２膜（８）を堆積形成
する。次に１短時間フッ酸によってエツチングを施し、
第２図りに示すように、レジスト膜（４ａ）の開孔内側
壁に付着した５１０２膜を除去し、凹部（７）内のＳｉ
Ｏ３膜（８ａ）とレジスト膜（４ａ）上の８１０２膜（
８ｂ）とを分離する。そして最後に、第２図Ｅに示すよ
うにレジスト膜（４ａ）をその上のＳｉＯ□膜（８ｂ）
とともに除去し、凹部（７）内にＳｉＯ□膜（８ａ）を
残す。このようにして、バードビークの発生のない微細
な素子分離酸化膜が得られる０ 〔発明の効果〕 以上説明したように、この発明では厚いレジストパター
ンをマスクとして８１基板にエツチングを施して凹部を
形成し、その凹部内へＣＶＤ法でＳｉＯ□膜を形成する
ようにしたので、素子形成領域への食い込みのない微細
な素子分離領域が容易に得られる。
または光ＣＶＤ法によって８１０２膜（８）を堆積形成
する。次に１短時間フッ酸によってエツチングを施し、
第２図りに示すように、レジスト膜（４ａ）の開孔内側
壁に付着した５１０２膜を除去し、凹部（７）内のＳｉ
Ｏ３膜（８ａ）とレジスト膜（４ａ）上の８１０２膜（
８ｂ）とを分離する。そして最後に、第２図Ｅに示すよ
うにレジスト膜（４ａ）をその上のＳｉＯ□膜（８ｂ）
とともに除去し、凹部（７）内にＳｉＯ□膜（８ａ）を
残す。このようにして、バードビークの発生のない微細
な素子分離酸化膜が得られる０ 〔発明の効果〕 以上説明したように、この発明では厚いレジストパター
ンをマスクとして８１基板にエツチングを施して凹部を
形成し、その凹部内へＣＶＤ法でＳｉＯ□膜を形成する
ようにしたので、素子形成領域への食い込みのない微細
な素子分離領域が容易に得られる。
第１図Ａ−Ｄは従来の素子分離領域の形成方法の主要段
階における状態を示す断面図、第２図Ａ〜Ｅはこの発明
の一実施例の主要段階における状態を示す断面図である
０ 図において、（１）はシリコン基板、（４ａ）はレジス
ト膜、（７）は凹部、（８）は酸化シリコン膜、（８ａ
）は凹部（７）内の酸化シリコン膜、（８ｂ）はレジス
ト膜（４ａ）上の酸化シリコン膜である。 なお、図中同一符号は同一または相当部分を示す。
階における状態を示す断面図、第２図Ａ〜Ｅはこの発明
の一実施例の主要段階における状態を示す断面図である
０ 図において、（１）はシリコン基板、（４ａ）はレジス
ト膜、（７）は凹部、（８）は酸化シリコン膜、（８ａ
）は凹部（７）内の酸化シリコン膜、（８ｂ）はレジス
ト膜（４ａ）上の酸化シリコン膜である。 なお、図中同一符号は同一または相当部分を示す。
Claims (3)
- （１）シリコン基板上に厚いレジスト膜を形成し、この
レジスト膜の所要部分に開孔を形成した後、このレジス
ト膜をマスクとして上記シリコン基板にエッチングを施
して、凹部を形成し、更に全上面にＣＶＤ法によつて酸
化シリコン膜を堆積させた後、上記レジスト膜をその上
の上記酸化シリコン膜とともに除去して、上記凹部内に
残つた上記酸化シリコン膜を素子分離領域とすることを
特徴とする半導体装置の製造方法。 - （２）酸化シリコン膜の堆積にプラズマＣＶＤ法を用い
ることを特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。 - （３）酸化シリコン膜の堆積に光ＣＶＤ法を用いること
を特徴とする特許請求の範囲第１項記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13981784A JPS6118150A (ja) | 1984-07-04 | 1984-07-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13981784A JPS6118150A (ja) | 1984-07-04 | 1984-07-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6118150A true JPS6118150A (ja) | 1986-01-27 |
Family
ID=15254146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13981784A Pending JPS6118150A (ja) | 1984-07-04 | 1984-07-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6118150A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970077502A (ko) * | 1996-05-28 | 1997-12-12 | 김주용 | 반도체장치의 소자분리방법 |
-
1984
- 1984-07-04 JP JP13981784A patent/JPS6118150A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970077502A (ko) * | 1996-05-28 | 1997-12-12 | 김주용 | 반도체장치의 소자분리방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950004972B1 (ko) | 반도체 장치의 필드산화막 형성 방법 | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| JPS6118150A (ja) | 半導体装置の製造方法 | |
| JPS59135743A (ja) | 半導体装置およびその製造方法 | |
| JPS6359538B2 (ja) | ||
| US6225186B1 (en) | Method for fabricating LOCOS isolation | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPH02203549A (ja) | 半導体装置の製造方法 | |
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| JP2671359B2 (ja) | 半導体装置の製造方法 | |
| JPS5849027B2 (ja) | 半導体集積回路装置の製法 | |
| KR950005043B1 (ko) | Locos 제조방법 | |
| JPH05206263A (ja) | 半導体装置の製造方法 | |
| JPS62186551A (ja) | 半導体装置の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPH02283029A (ja) | 半導体装置の製造方法 | |
| JP2813921B2 (ja) | 半導体積層基板の製造方法 | |
| JP2667708B2 (ja) | 誘電体分離基板の製造方法 | |
| JPS63202034A (ja) | 半導体装置の製造方法 | |
| KR100253586B1 (ko) | 반도체 소자의 셀 애퍼처 마스크 제작방법 | |
| JPS6122647A (ja) | 半導体装置の製造方法 | |
| JPH02116131A (ja) | 半導体装置の製造方法 | |
| JPS6336545A (ja) | 絶縁分離型半導体装置の製造方法 | |
| JPS62196873A (ja) | 半導体素子の製造方法 | |
| JPS6146043A (ja) | 半導体装置の製造方法 |