JPS61294858A - バイポ−ラトランジスタの製造方法 - Google Patents
バイポ−ラトランジスタの製造方法Info
- Publication number
- JPS61294858A JPS61294858A JP13640585A JP13640585A JPS61294858A JP S61294858 A JPS61294858 A JP S61294858A JP 13640585 A JP13640585 A JP 13640585A JP 13640585 A JP13640585 A JP 13640585A JP S61294858 A JPS61294858 A JP S61294858A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- emitter
- collector
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高周波特性に優れたバイポーラトランジスタの
製造方法に関するものである。
製造方法に関するものである。
従来の技術
従来のバイポーラトランジスタの代表的構造を第６図に
示す。図において、１３はｎ型シリコン基板、１４はエ
ピタキシャル成長によってその上に設けられたｎ十型コ
レクタ、１５は拡散によって設けられたｐ型ベース、１
６は拡散または合金によって設けられたｎ型エミッタ、
１７はコレク夕電極、１８はベース電極、１９はエミッ
タ電極である。
示す。図において、１３はｎ型シリコン基板、１４はエ
ピタキシャル成長によってその上に設けられたｎ十型コ
レクタ、１５は拡散によって設けられたｐ型ベース、１
６は拡散または合金によって設けられたｎ型エミッタ、
１７はコレク夕電極、１８はベース電極、１９はエミッ
タ電極である。
これはｎｐｎ ）ランジスタであるが、ｐｎｌ））ラン
ジスタでも同様に構成することができる。
ジスタでも同様に構成することができる。
この例は同一の半導体材料すなわちシリコンを用いて、
エミッタ、ベース、コレクタを形成シている。
エミッタ、ベース、コレクタを形成シている。
ところで高周波特性に関係するトランジスタの動作速度
は、電子の走行時間に依存する。特にベース走行時間が
重要であシ、ベース長が短いほど動作速度は早くなる。
は、電子の走行時間に依存する。特にベース走行時間が
重要であシ、ベース長が短いほど動作速度は早くなる。
したがってベース長が短いほど望ましいわけであるが、
このような構造で、良好なオーミックコンタクトをとり
ながら、ベース長を１０００Å以下にすることは実際問
題としてプロセス的に極めてむつかしい。
このような構造で、良好なオーミックコンタクトをとり
ながら、ベース長を１０００Å以下にすることは実際問
題としてプロセス的に極めてむつかしい。
ところで、エミッタをベースよりも禁制帯エネルギー幅
の大きい半導体を用いて形成（ヘテロ接合バイポーラト
ランジスタ）すると、非常に高い電流利得の得られるこ
とが知られている。これは材料を適当に選ぶことにより
、エミッターベース接合部のバンド構造を、電子に対し
てはあまり障壁にならず、ホールに対して大きな障壁と
なるように構成できることによる。その代表的な例は、
エミッタＫ Ａ７１ｚＧａＨ−ＸＡＳを、ベースとコレ
クタにＧ＆ＡＳを用いたものである。
の大きい半導体を用いて形成（ヘテロ接合バイポーラト
ランジスタ）すると、非常に高い電流利得の得られるこ
とが知られている。これは材料を適当に選ぶことにより
、エミッターベース接合部のバンド構造を、電子に対し
てはあまり障壁にならず、ホールに対して大きな障壁と
なるように構成できることによる。その代表的な例は、
エミッタＫ Ａ７１ｚＧａＨ−ＸＡＳを、ベースとコレ
クタにＧ＆ＡＳを用いたものである。
更にこのような構造とすることにより、高周波特性がい
ちじるしく改善されることが知られている。バイポーラ
トランジスタの最大遮断周波数Ｆｃは ｙｃ＝２−丁篩Ｓゴ ・・・・・・・・・・・・・・・
（１）Ｒｂ ｉベース抵抗 ＣＣ；コレクタ容量 であられされる。エミッタをベースよりも禁制帯エネル
ギーの大きい半導体を用いて形成すると、前述の如く、
材料を適当に選ぶことにより、エミッターベース接合部
のバンド構造を、電子に対してはあまり障壁にならず、
ホールに対して大きな障壁となるように構成できる。そ
のため、ベースのキャリア濃度（ホール濃度）を非常に
高くすることができる。したがって、ベース抵抗を極端
に小さくすることができ、その結果として最大遮断周波
数Ｆｃの非常に大きな値が得られるものである。しかし
ベース長を短くすることは、このままでは困難であり、
そのために高周波特性の充分優れたものが得られていな
い。
ちじるしく改善されることが知られている。バイポーラ
トランジスタの最大遮断周波数Ｆｃは ｙｃ＝２−丁篩Ｓゴ ・・・・・・・・・・・・・・・
（１）Ｒｂ ｉベース抵抗 ＣＣ；コレクタ容量 であられされる。エミッタをベースよりも禁制帯エネル
ギーの大きい半導体を用いて形成すると、前述の如く、
材料を適当に選ぶことにより、エミッターベース接合部
のバンド構造を、電子に対してはあまり障壁にならず、
ホールに対して大きな障壁となるように構成できる。そ
のため、ベースのキャリア濃度（ホール濃度）を非常に
高くすることができる。したがって、ベース抵抗を極端
に小さくすることができ、その結果として最大遮断周波
数Ｆｃの非常に大きな値が得られるものである。しかし
ベース長を短くすることは、このままでは困難であり、
そのために高周波特性の充分優れたものが得られていな
い。
第６図は、このベース電極の取り出しを改良した従来例
（特公昭５５−９８３０号公報）である。
（特公昭５５−９８３０号公報）である。
図において、２０はｎ型ＧａＡｊ９基板、２１はコレク
タを形成するｎ型Ｇ２ＬＡＪ、２２はベースを形成する
ｐ型Ｇ４ＡＳ、２３はエミッタを形成するｎ型ムＮｘＧ
ｆＬ １−ＸＡＳ、２４はベース電極取り出しのための
ｐ型Ａ／ｚｅａ１−ＸＡＳ、２６はコレクタ電極、２６
はベース電極、２７はエミッタ電極である。
タを形成するｎ型Ｇ２ＬＡＪ、２２はベースを形成する
ｐ型Ｇ４ＡＳ、２３はエミッタを形成するｎ型ムＮｘＧ
ｆＬ １−ＸＡＳ、２４はベース電極取り出しのための
ｐ型Ａ／ｚｅａ１−ＸＡＳ、２６はコレクタ電極、２６
はベース電極、２７はエミッタ電極である。
まず２ｏのＧａＡＳ基板上に、液相エピタキンヤル法に
より、２１，２２．２３の各層を形成する。
より、２１，２２．２３の各層を形成する。
つぎにメサエッチングにより、２１のコレクタ層の一部
を露出させ、その部分に再び液相エピタキシャルによっ
て２４のベース電極取り出しのためのｐ型ＡβｚＧａ１
ＸＡＳ層を形成しそれぞれに電極を形成したものである
。
を露出させ、その部分に再び液相エピタキシャルによっ
て２４のベース電極取り出しのためのｐ型ＡβｚＧａ１
ＸＡＳ層を形成しそれぞれに電極を形成したものである
。
しかしこのような方法では、最初に形成した２２のｐ型
Ｇ＋１ＬＡＳペース層と、後から形成した２４のｐ型Ａ
７ｚＧａ１−ｘＡＳベース電極電極吊し層との間にエネ
ルギーギャップと再成長時に形成されてしまった界面の
電子トララブが存在するために、ベース抵抗をそれほど
ひくくすることができず、実質上１０００Å以下のベー
ス長を得ることはできなかった。
Ｇ＋１ＬＡＳペース層と、後から形成した２４のｐ型Ａ
７ｚＧａ１−ｘＡＳベース電極電極吊し層との間にエネ
ルギーギャップと再成長時に形成されてしまった界面の
電子トララブが存在するために、ベース抵抗をそれほど
ひくくすることができず、実質上１０００Å以下のベー
ス長を得ることはできなかった。
またｐ型ベース層とｎ型コレクタ層との接合面積が大き
くコレクタ容量が大きいため、（１）式かられかるよう
に高周波特性の充分優れたものが得られなかった。
くコレクタ容量が大きいため、（１）式かられかるよう
に高周波特性の充分優れたものが得られなかった。
発明が解決しようとする問題点
このような従来の構成では、ベース長の短いコレクタ容
量およびエミッタ容量の小さい素子を得ることが困難で
あり、高周波特性の充分優れたものが得られない。
量およびエミッタ容量の小さい素子を得ることが困難で
あり、高周波特性の充分優れたものが得られない。
本発明はかかる点に鑑みなされたもので、ベース電極の
取り出しの容易さをたもったまま、極めてベース長が短
くかつコレクタ容量およびエミッ夕容量の小さい構造を
提供することを目的としている。
取り出しの容易さをたもったまま、極めてベース長が短
くかつコレクタ容量およびエミッ夕容量の小さい構造を
提供することを目的としている。
問題点を解決するための手段
本発明は上記問題点を解決するため、基板側にエミッタ
を有する構造において、あらかじめ半絶縁性半導体層に
よって、エミッタと分離された厚いベース電極取シ出し
層を形成しておき、エツチングによって該ベース電極取
り出し層と該半絶縁性半導体層の一部を除去したのち、
極めて薄いベース層を分子線エピタキシーなどのエピタ
キシャル成長技術を用いて再成長し、その上にコレクタ
層を成長させることによって、ベース電極の取り出しの
容易さを保ったまま、ベース長の極めて短いかつコレク
タ容量およびエミッタ容量の小さい構造を提供するもの
である。
を有する構造において、あらかじめ半絶縁性半導体層に
よって、エミッタと分離された厚いベース電極取シ出し
層を形成しておき、エツチングによって該ベース電極取
り出し層と該半絶縁性半導体層の一部を除去したのち、
極めて薄いベース層を分子線エピタキシーなどのエピタ
キシャル成長技術を用いて再成長し、その上にコレクタ
層を成長させることによって、ベース電極の取り出しの
容易さを保ったまま、ベース長の極めて短いかつコレク
タ容量およびエミッタ容量の小さい構造を提供するもの
である。
作・ 用
本発明は上記した構造により、ベース長が極めて短くか
つコレクタ容量およびエミッタ容量が小さいので高周波
特性が改善される。
つコレクタ容量およびエミッタ容量が小さいので高周波
特性が改善される。
実施例
第１図は本発明の構造の一実施例を示したものである。
第１図において、１は半絶縁性Ｇ２ＬＡＳ基板、２はｎ
十型ＧａＡＳエミッタ１層（電極取り出し層）、３はｎ
型ＡＪｚＧａ１ＸＡＳ （Ｘ ＝ ０．３ ）エミッタ
２層、４はｐ型Ｇｌ！ＬＡＳベース１Ｍ（電極取り出し
層）、６はｐ型ＧａＡｌ！ベース２層、６はｎ型ＧａＡ
ｓ ：２ ｖフタ１層、７はｎ＋型Ｇ４ＡＳ ：ルクタ
２層（電極取シ出し層）、８はエミッタ電極、９ハヘ一
ス電ｍ、１０はコレクタ電極、１１はＡｊｌｙＧＩＬｌ
−ｙＡｓ （Ｙ ＝ ０．３ ）半絶縁性半導体層であ
る。
十型ＧａＡＳエミッタ１層（電極取り出し層）、３はｎ
型ＡＪｚＧａ１ＸＡＳ （Ｘ ＝ ０．３ ）エミッタ
２層、４はｐ型Ｇｌ！ＬＡＳベース１Ｍ（電極取り出し
層）、６はｐ型ＧａＡｌ！ベース２層、６はｎ型ＧａＡ
ｓ ：２ ｖフタ１層、７はｎ＋型Ｇ４ＡＳ ：ルクタ
２層（電極取シ出し層）、８はエミッタ電極、９ハヘ一
ス電ｍ、１０はコレクタ電極、１１はＡｊｌｙＧＩＬｌ
−ｙＡｓ （Ｙ ＝ ０．３ ）半絶縁性半導体層であ
る。
各層の厚みは、１０半絶縁性ｅａＡｓ基板が４００μｍ
、２のｎ十型Ｇ＆ムＢエミッタ１層が４０００人、３の
ｎ型ＡＪＸＧ＆１−２Ａｓ工ミツタ２層が２０ｏＯ人、
４（７）１）型ｅａＡｓベース１層５０００人、５のｐ
型ＧａＡＳベース２層が４００人、６のｎ型ｅａＡｓコ
レクタ１層は１５００人、７の電極取り出し用ｎ十型Ｇ
ａＡｇ ：Ｉレフ２２層は１ＳｏＯ人、１１のム１ｙＧ
ａ１−ｙｊＬｓ半絶縁性半導体層は２０００人である。
、２のｎ十型Ｇ＆ムＢエミッタ１層が４０００人、３の
ｎ型ＡＪＸＧ＆１−２Ａｓ工ミツタ２層が２０ｏＯ人、
４（７）１）型ｅａＡｓベース１層５０００人、５のｐ
型ＧａＡＳベース２層が４００人、６のｎ型ｅａＡｓコ
レクタ１層は１５００人、７の電極取り出し用ｎ十型Ｇ
ａＡｇ ：Ｉレフ２２層は１ＳｏＯ人、１１のム１ｙＧ
ａ１−ｙｊＬｓ半絶縁性半導体層は２０００人である。
２〜７．１１の各層は、分子線エピタキシー（ＭＢＥ）
によって形成された。
によって形成された。
次に本実施例の素子の製造方法について述べる。
第２図に示すように、まず１の半絶縁性ＧＩＬＡ１９基
板の上に分子線エピタキシーによシ、２，３゜１１．４
の各層を所定の厚みに形成した。次に通常のホトリソグ
ラフィー法によりレジストマスクを形成し、このレジス
トマスクによって、第３図に示すように、４のｐ型Ｇａ
ムＳベース１層および１１のＡ４ｙＧａ１−ｙＡｓ半絶
縁性半導体層の一部をエツチングして、３のエミッタ２
層の一部を露出させた。この場合エツチングは第３図の
点線で示したように、エミッタ層内まですすんでもかま
わない。ＧＩＬＡＳ 、およびム１ｙＧａ１−ｙＡ！！
のエツチングは、Ｈ２ＳＯ４−Ｈ２Ｏ２−Ｈ２Ｏ混合液
を用いて行なった。
板の上に分子線エピタキシーによシ、２，３゜１１．４
の各層を所定の厚みに形成した。次に通常のホトリソグ
ラフィー法によりレジストマスクを形成し、このレジス
トマスクによって、第３図に示すように、４のｐ型Ｇａ
ムＳベース１層および１１のＡ４ｙＧａ１−ｙＡｓ半絶
縁性半導体層の一部をエツチングして、３のエミッタ２
層の一部を露出させた。この場合エツチングは第３図の
点線で示したように、エミッタ層内まですすんでもかま
わない。ＧＩＬＡＳ 、およびム１ｙＧａ１−ｙＡ！！
のエツチングは、Ｈ２ＳＯ４−Ｈ２Ｏ２−Ｈ２Ｏ混合液
を用いて行なった。
Ｇ＆ＡＳ基板として、（００１）を用いることにより、
〔１１ｏ〕方向から見て第３図に示すような逆台形の形
にエツチング部を形成することができた。
〔１１ｏ〕方向から見て第３図に示すような逆台形の形
にエツチング部を形成することができた。
次にレジストをアセトンで除去し、分子線エピタキシー
により、４００人のｐ型ＧａＡｓペース２層および１５
００人のｎ型ｃａＡｓコレクタ１層、１５００人のｎ十
型ＧａＡｓ ：ｌ ｖフタ２層を第４図に示すように再
成長させた。
により、４００人のｐ型ＧａＡｓペース２層および１５
００人のｎ型ｃａＡｓコレクタ１層、１５００人のｎ十
型ＧａＡｓ ：ｌ ｖフタ２層を第４図に示すように再
成長させた。
次にホトリソグラフィー法によって、該ベース１層（電
極取り出し層）のある部分の一部をＨ２ＳＯ４−Ｈ２Ｏ
２Ｈ２０混合液を用いてエツチングし、ベース２ないし
１層およびエミッタ１層の一部を露出させた。
極取り出し層）のある部分の一部をＨ２ＳＯ４−Ｈ２Ｏ
２Ｈ２０混合液を用いてエツチングし、ベース２ないし
１層およびエミッタ１層の一部を露出させた。
次に、レジスト部をアセトンで除去し、通常のホトリソ
グラフィーおよび真空蒸着および熱処理技術により、該
ベース１層のない部分に１０のコレクタ電極を、露出さ
せたベース、エミッタ層に、それぞれ９．８のベース電
極、エミッタ電極を形成した。
グラフィーおよび真空蒸着および熱処理技術により、該
ベース１層のない部分に１０のコレクタ電極を、露出さ
せたベース、エミッタ層に、それぞれ９．８のベース電
極、エミッタ電極を形成した。
本実施例の構造のコレクタ容量Ｃｃは、再成長部のコレ
クタとベースの接合面積に比例する。この面積はコレク
タのメサエッチングの面積と同じに成す、シたがってホ
トリソグラフィーのマスクの寸法とすることができる。
クタとベースの接合面積に比例する。この面積はコレク
タのメサエッチングの面積と同じに成す、シたがってホ
トリソグラフィーのマスクの寸法とすることができる。
そのためコレクタを基板側に形成した場合よりも面積を
小さくできることは明らかである。コレクタ容量がちい
さくなれば（１）式より高周波特性の改善されることは
明らかである。
小さくできることは明らかである。コレクタ容量がちい
さくなれば（１）式より高周波特性の改善されることは
明らかである。
本実施例の構造のエミッタ容量Ｃｅは５と３のｐｎ接合
部の接合容量と、１１と３の接合部の接合容量の和とな
る。
部の接合容量と、１１と３の接合部の接合容量の和とな
る。
一般にｐｎ接合の容量Ｇｐｎは
・・・・・・・・・・・・・・・・・・・・・・・・（
２）ａ；接合部面積 ｑ逼電荷 ＮＡ１ ； ｐ型半導体のアクセプタ濃度ＮＤ２；ｎ型
半導体のドナー濃度 ε１ ；ｐ型半導体の誘電率 ε２；ｎ型半導体の誘電率 ｖｂ 、バイアス電圧 で与えられる。
２）ａ；接合部面積 ｑ逼電荷 ＮＡ１ ； ｐ型半導体のアクセプタ濃度ＮＤ２；ｎ型
半導体のドナー濃度 ε１ ；ｐ型半導体の誘電率 ε２；ｎ型半導体の誘電率 ｖｂ 、バイアス電圧 で与えられる。
これより、アクセプタ濃度とドナー濃度の差が犬きい場
合には、近似的にその大きさの小さい方で決ることがわ
かる。本実施例のｐ型Ｇ４ＡＳベース層のアクセプタ濃
度は１・１ｏ”／ｃｙｒｔ、ｎ型Ｇａ人Ｓコレクタ層の
ドナー濃度は６・１ｏ”／ｃｎｔ である。
合には、近似的にその大きさの小さい方で決ることがわ
かる。本実施例のｐ型Ｇ４ＡＳベース層のアクセプタ濃
度は１・１ｏ”／ｃｙｒｔ、ｎ型Ｇａ人Ｓコレクタ層の
ドナー濃度は６・１ｏ”／ｃｎｔ である。
したがってコレクタ容量は近似的に
Ｃｐｎ■１１下丁 ・・・・・・・・・・・・・・・・
・・・・・・・・（３）となる。一方、ｎ型Ｇ４ＡＳ層
と、半絶縁性ＡＪ３ｙＧ＆ＨｙＡｓ層との接合容量は、
半絶縁性ＡＪｙＧＪ ｙＡｓ層のアクセプタ濃度が１・
１０１４／ｃｎｔ以下であるため、接合容量は、このア
クセプタ濃度の平方根に比例し、その値は、（３）式の
値よりもはるかに小さいものとなる。もし半絶縁性層が
ない場合には、１１と３の接合容量は、ｎ型Ｇ＆ＡＳ層
のキャリア濃度が、１・１０１８／７ と大きいため
、この部分のエミッタ容量が大きなものとなる。
・・・・・・・・（３）となる。一方、ｎ型Ｇ４ＡＳ層
と、半絶縁性ＡＪ３ｙＧ＆ＨｙＡｓ層との接合容量は、
半絶縁性ＡＪｙＧＪ ｙＡｓ層のアクセプタ濃度が１・
１０１４／ｃｎｔ以下であるため、接合容量は、このア
クセプタ濃度の平方根に比例し、その値は、（３）式の
値よりもはるかに小さいものとなる。もし半絶縁性層が
ない場合には、１１と３の接合容量は、ｎ型Ｇ＆ＡＳ層
のキャリア濃度が、１・１０１８／７ と大きいため
、この部分のエミッタ容量が大きなものとなる。
ｐ型ｅａＡｓに代えてｐ型Ａｌｚｅａ１ＸＡ！！を用い
ても、接合容量はほとんどかわらない。以上の理由から
、本実施例のように、ｐ型ベース電極取り出し用ＧａＡ
ｓ層とｎ型ＧａＡｓエミッタ層との間に、半絶縁性層を
形成することにより、同一面積の構成であればエミッタ
容量をはるかに小さくできる。
ても、接合容量はほとんどかわらない。以上の理由から
、本実施例のように、ｐ型ベース電極取り出し用ＧａＡ
ｓ層とｎ型ＧａＡｓエミッタ層との間に、半絶縁性層を
形成することにより、同一面積の構成であればエミッタ
容量をはるかに小さくできる。
トランジスタの電流増幅率が１となる最大周波数Ｆｔは
Ｆｔ＝（１／２π）−（Ａ−Ｃｅ＋Ｂ）’ ・−−−
−−＜４）Ａ、Ｂｉ定数 で与えられる。
−−＜４）Ａ、Ｂｉ定数 で与えられる。
従って、エミッタ容量Ｇｅを減らすことにより、高周波
特性を改善することができる。
特性を改善することができる。
さらに、本実施例の構造のベース長は、４００人と極め
て短い。バイポーラトランジスタの電子の走行時間ｔｓ
は、近似的に以下のように表わされることが知られてい
る。
て短い。バイポーラトランジスタの電子の走行時間ｔｓ
は、近似的に以下のように表わされることが知られてい
る。
ｔｓ ＝ （ｓ／２）Ｒｂ −Ｃｃ ＋ （Ｒｂ／ＲＬ
）・ｔｂ＋（３ｃｃ＋０Ｌ）ＲＬ ・・・・・・・
・・（６）ＲＬ 、負荷抵抗 ｔｂ；ベース走行時間 ＣＣ；負荷容量 一方、ベース走行時間は ｔｂ＝ Ｌｂ／Ｗｅ ・ ・・・・・・・・・・
・・・・・・・・（６）Ｌｂ；ベース長 ｖｅ；ベースにおける電子の速度 で与えられる。
）・ｔｂ＋（３ｃｃ＋０Ｌ）ＲＬ ・・・・・・・
・・（６）ＲＬ 、負荷抵抗 ｔｂ；ベース走行時間 ＣＣ；負荷容量 一方、ベース走行時間は ｔｂ＝ Ｌｂ／Ｗｅ ・ ・・・・・・・・・・
・・・・・・・・（６）Ｌｂ；ベース長 ｖｅ；ベースにおける電子の速度 で与えられる。
本実施例では、ヘテロ接合バイポーラトランジスタの特
徴を生かして、ベース領域のキャリア濃度を極めて高く
できる（実施例では１・１０１９／ｃｒ／ｌのキャリア
濃度を用いた）ため、ベース抵抗Ｒｂは極めて小さい。
徴を生かして、ベース領域のキャリア濃度を極めて高く
できる（実施例では１・１０１９／ｃｒ／ｌのキャリア
濃度を用いた）ため、ベース抵抗Ｒｂは極めて小さい。
更にベース長Ｌｂを４００人という極めて短い長さに形
成しても、容易にベース電極が形成できるため最大遮断
周波数の極めて高い高周波特性に優れたトランジスタを
得ることができる。
成しても、容易にベース電極が形成できるため最大遮断
周波数の極めて高い高周波特性に優れたトランジスタを
得ることができる。
本実施例で得られたヘテロ接合トランジスタは予想され
たように以下の特徴を示した。まず４００人という非常
に薄いベースに良好なオーミック電極を形成することが
できた。そのためベース走行時間が短くなった。さらに
コレクタ容量およびエミッタ容量も小さくなったことか
ら、同一寸法の場合、従来のものに比べて高周波特性が
非常に向上した。
たように以下の特徴を示した。まず４００人という非常
に薄いベースに良好なオーミック電極を形成することが
できた。そのためベース走行時間が短くなった。さらに
コレクタ容量およびエミッタ容量も小さくなったことか
ら、同一寸法の場合、従来のものに比べて高周波特性が
非常に向上した。
本実施例では、ベース長として４００人の例を示したが
、分子線エピタキシー技術を用いれば、更に薄くするこ
とが可能である。そのほかに、例えば、有機金属化学気
相成長（ＭＯ−ＧＶＤ）法を用いても同様の薄いベース
を作成することができる。
、分子線エピタキシー技術を用いれば、更に薄くするこ
とが可能である。そのほかに、例えば、有機金属化学気
相成長（ＭＯ−ＧＶＤ）法を用いても同様の薄いベース
を作成することができる。
また本実施例では、半導体としてＧａＡｓ −ム７ｚＧ
ａ１ ｚＡｓを用いたが、他の半導体材料、例えばＸｎ
Ｐ−ＩｎＧａＡｇＰ等を用いても作成することができる
。またムβ濃度として、Ｘ＝０．３．７＝０．３を用い
たが、これはＯ〜１の範囲で任意に選ぶことができる。
ａ１ ｚＡｓを用いたが、他の半導体材料、例えばＸｎ
Ｐ−ＩｎＧａＡｇＰ等を用いても作成することができる
。またムβ濃度として、Ｘ＝０．３．７＝０．３を用い
たが、これはＯ〜１の範囲で任意に選ぶことができる。
本実施例では、半絶縁性層としてＡ ＡｙＧ４１−ｙＡ
Ｓ（ｏ−３）を用いたが、ｙ＝ｏすなわちＧＩＬＡＳを
用いても、エミッタ容量を低減させるということでは、
同じ効果を有することは明らかである。
Ｓ（ｏ−３）を用いたが、ｙ＝ｏすなわちＧＩＬＡＳを
用いても、エミッタ容量を低減させるということでは、
同じ効果を有することは明らかである。
本実施例では、ｙ ＝ ｏ、ｓを用いたが、ム１ｙＧＩ
Ｌ１ｙＡｓはＧａＡ！ｍよシも禁制帯エネルギーが大き
いため、これによりｐ型ベース電極取り出し用ＧａＡｒ
＋層とｎ型エミッタ層との間のもれ電流を、更に少なく
することができる。もれ電流はトランジスタの電流増幅
率を低下させるため、もれ電流を低減させることにより
電流増幅率を向上させることができる。
Ｌ１ｙＡｓはＧａＡ！ｍよシも禁制帯エネルギーが大き
いため、これによりｐ型ベース電極取り出し用ＧａＡｒ
＋層とｎ型エミッタ層との間のもれ電流を、更に少なく
することができる。もれ電流はトランジスタの電流増幅
率を低下させるため、もれ電流を低減させることにより
電流増幅率を向上させることができる。
′ 本実施例では、ｌ［−Ｖ化合物半導体を用いたが、
シリコン（Ｓｉ）を用いても分子線エピタキシーにより
同様のプロセスを用いて、ベース長４００人のバイポー
ラトランジスタを得ることができた。
シリコン（Ｓｉ）を用いても分子線エピタキシーにより
同様のプロセスを用いて、ベース長４００人のバイポー
ラトランジスタを得ることができた。
得られたＳｉバイポーラトランジスタも優れた高周波特
性を示した。
性を示した。
本実施例では、エミッタ、コレクタをｎ型Ｋ、ベースを
ｐ型にしたが、エミッタ、コレクタ電極型に、ベースを
ｎ型にすることもできる。
ｐ型にしたが、エミッタ、コレクタ電極型に、ベースを
ｎ型にすることもできる。
発明の効果
以上述べた如く、本発明は、ベース電極の取り出しの容
易さを保ったまま、ベース長を著しく短くしかつコレク
タ容量およびエミッタ容量を小さくすることにより、高
周波特性に優れたバイポーラトランジスタを、提供する
ものである。
易さを保ったまま、ベース長を著しく短くしかつコレク
タ容量およびエミッタ容量を小さくすることにより、高
周波特性に優れたバイポーラトランジスタを、提供する
ものである。
第１図は本発明の一実施例を示す図、第２図〜第４図は
本発明の構造を実現するための製造途中の構造を示す図
、第６図は従来のバイポーラトランジスタの構造を示す
図、第６図は従来のへテロ接合トランジスタの構造を示
す図である。 １・・・・・・半絶縁性ｅａＡｓ基板、２・・・・・・
ｎ −４−ｅａＡｓエミッタ１層（電極取り出し層）、
３・・・・・・ｎ型Ａ４ｚＧｌＬ１−ＸＡＳエミッタ２
層、４・・・・・・ｐ型（ｒ＆ＡＳベース１層（電極取
り出し層）、５・・・・・・ｐ型Ｇ２ＬＡＳベース２，
１．６・・・・・・ｎ型ＧＩＬＡＳコレクタＩＪｉＪ、
７・・・・・・ｎ −１−Ｇ４ＡＳコレクタ２層（電極
取り出し層）８・・・・・・エミッタ電ｉ、９・・・・
・・ベース［ｉ、１０・・・・・・コレクタ電極、１１
・・・・・・Ａｊ！ｙＧ４１−ｙＡｓ半絶縁性半導体層
、１２・・・・・・レジスト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｉ−
−幕徂 ４−−一丁一χ ｔ（ｉｔ壬Ｄりｌ出し刀］ｓ−−＝ｌ
２ Ｃ−ゴムフグ／ （ｔ、＃Ｖ’にしＪＩり７−−−
、 ？ シＩσ−電Ｊ＆ ｆｌ−−４話株＋１ 第２図 第３図 第４図 第５図
本発明の構造を実現するための製造途中の構造を示す図
、第６図は従来のバイポーラトランジスタの構造を示す
図、第６図は従来のへテロ接合トランジスタの構造を示
す図である。 １・・・・・・半絶縁性ｅａＡｓ基板、２・・・・・・
ｎ −４−ｅａＡｓエミッタ１層（電極取り出し層）、
３・・・・・・ｎ型Ａ４ｚＧｌＬ１−ＸＡＳエミッタ２
層、４・・・・・・ｐ型（ｒ＆ＡＳベース１層（電極取
り出し層）、５・・・・・・ｐ型Ｇ２ＬＡＳベース２，
１．６・・・・・・ｎ型ＧＩＬＡＳコレクタＩＪｉＪ、
７・・・・・・ｎ −１−Ｇ４ＡＳコレクタ２層（電極
取り出し層）８・・・・・・エミッタ電ｉ、９・・・・
・・ベース［ｉ、１０・・・・・・コレクタ電極、１１
・・・・・・Ａｊ！ｙＧ４１−ｙＡｓ半絶縁性半導体層
、１２・・・・・・レジスト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｉ−
−幕徂 ４−−一丁一χ ｔ（ｉｔ壬Ｄりｌ出し刀］ｓ−−＝ｌ
２ Ｃ−ゴムフグ／ （ｔ、＃Ｖ’にしＪＩり７−−−
、 ？ シＩσ−電Ｊ＆ ｆｌ−−４話株＋１ 第２図 第３図 第４図 第５図
Claims (4)
- （１）半導体基板の上にエミッタ層を形成した後、その
上に半絶縁性半導体層を形成し、更にその上にベースと
同一導電型のベース電極取り出し層を形成し、次に該ベ
ース電極取り出し層及び該半絶縁性半導体層の一部をエ
ッチングして、該エミッタ層の一部を露出させた後、そ
の上にベース層、コレクタ層を順次エピタキシャル成長
させ、次に該ベース電極取り出し層のない部分に形成さ
れた該コレクタ層の上に、コレクタ電極を、また該ベー
ス電極取り出し層のある部分の一部をエッチングして、
該ベース層、該エミッタ層の一部を露出させ、それぞれ
にベース電極、エミッタ電極を形成したことを特徴とす
るバイポーラトランジスタの製造方法。 - （２）少なくともエミッタの禁制帯エネルギー幅がベー
スの禁制帯エネルギー幅よりも大きいことを特徴とする
特許請求の範囲第（１）項記載のバイポーラトランジス
タの製造方法。 - （３）半絶縁性半導体層の禁制帯エネルギー幅がベース
の禁制帯エネルギー幅よりも大きいことを特徴とする特
許請求の範囲第（１）項記載のバイポーラトランジスタ
の製造方法。 - （４）III−Ｖ化合物半導体を用いたことを特徴とする
特許請求の範囲第（１）項記載のバイポーラトランジス
タの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13640585A JPS61294858A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
| EP86304785A EP0206787B1 (en) | 1985-06-21 | 1986-06-20 | Heterojunction bipolar transistor and method of manufacturing same |
| DE8686304785T DE3682959D1 (de) | 1985-06-21 | 1986-06-20 | Bipolarer transistor mit heterouebergang und verfahren zu seiner herstellung. |
| US07/048,470 US4746626A (en) | 1985-06-21 | 1987-05-08 | Method of manufacturing heterojunction bipolar transistors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13640585A JPS61294858A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61294858A true JPS61294858A (ja) | 1986-12-25 |
| JPH0453106B2 JPH0453106B2 (ja) | 1992-08-25 |
Family
ID=15174393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13640585A Granted JPS61294858A (ja) | 1985-06-21 | 1985-06-21 | バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61294858A (ja) |
-
1985
- 1985-06-21 JP JP13640585A patent/JPS61294858A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0453106B2 (ja) | 1992-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4746626A (en) | Method of manufacturing heterojunction bipolar transistors | |
| JPH01103869A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH038340A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS6218761A (ja) | ヘテロ接合トランジスタの製造方法 | |
| JPS61294858A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS62152165A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0452627B2 (ja) | ||
| JPH0453108B2 (ja) | ||
| JPH0577173B2 (ja) | ||
| JPS6218762A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JPH0577172B2 (ja) | ||
| JPH0453110B2 (ja) | ||
| JPS62152164A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS6216569A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JPH0577174B2 (ja) | ||
| JPH0453109B2 (ja) | ||
| JPH0453107B2 (ja) | ||
| JPS63188968A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2979629B2 (ja) | ホットエレクトロントランジスタ | |
| JPH0821588B2 (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
| JPH07123123B2 (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
| JPS6221272A (ja) | ヘテロ接合トランジスタの製造方法 | |
| JPS63188969A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH03240269A (ja) | バイポーラトランジスタおよびその製造方法 |