JPS6129071Y2 - - Google Patents

Info

Publication number
JPS6129071Y2
JPS6129071Y2 JP1977049838U JP4983877U JPS6129071Y2 JP S6129071 Y2 JPS6129071 Y2 JP S6129071Y2 JP 1977049838 U JP1977049838 U JP 1977049838U JP 4983877 U JP4983877 U JP 4983877U JP S6129071 Y2 JPS6129071 Y2 JP S6129071Y2
Authority
JP
Japan
Prior art keywords
memory
key
output
signal
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1977049838U
Other languages
English (en)
Other versions
JPS53145425U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1977049838U priority Critical patent/JPS6129071Y2/ja
Publication of JPS53145425U publication Critical patent/JPS53145425U/ja
Application granted granted Critical
Publication of JPS6129071Y2 publication Critical patent/JPS6129071Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【考案の詳細な説明】 本考案は、複数個のメモリーレジスタを備えた
電子式卓上計算機に関し、その複数個のメモリー
レジスタを選択して動作させるためのキーの数を
少なくしかつその操作性を良くすることのできる
計算機を提供するものである。
従来より複数個のメモリーレジスタを備えた電
子式卓上計算機が多く提案されているが、従来に
おけるメモリーレジスタの選択動作方式は次のよ
うなものであつた。
その第1は、第1図に示すようなキーボード1
を用いて書込指定キー2と呼出キー3と数字のキ
ー4によつて制御するものであり、たとえば第1
メモリーレジスタの呼出しは呼出キー3と数字
“1”のキー4とを“RCL”“1”と操作するこ
とによつて行ない、また、第1メモリーレジスタ
への書込みは書込指定キー2と数字“1”のキー
4とを“STOP”“1”と操作することによつて
行なうようにしていた。この方式ではメモリーレ
ジスタ制御用に新たに設けるキー2,3の数は2
個と少なくてもよいのであるが、それらの操作が
複雑であり、かつ数字のキー4をも制御用に兼用
するものであるために操作の誤りを生じ易いとい
う欠点があつた。
また、従来の第2の方式は、第2図に示すよう
に複数のメモリーレジスタ(図ではA〜Dの4
個)にそれぞれ対応する書込指定キー5A〜5D
と呼出キー6A〜6Dとを独立して設けたキーボ
ード7を用いるものであり、たとえばメモリーレ
ジスタA,B,C,Dの呼出は呼出キー6A,6
B,6C,6Dを操作することによつて行ない、
また、メモリーレジスタA,B,C,Dへの書込
みは書込指定キー5A,5B,5C,5Dを操作
することによつて行なうようにしていた。
この場合には、キーの操作は簡単であるが新た
に設けなければならない書込指定キーと呼出キー
の数がメモリーレジスタの数の2倍必要であつ
て、キー数が多くなりすぎるという欠点があつ
た。
そこで本考案はかかる従来の欠点を解消して、
新たに設けるキーの数はメモリーレジスタの数に
1個加えた個数と比較的少なくすることができ、
しかもそのキー操作はメモリーレジスタの呼出し
時には1回のみ、書込み時には2回と少なくでき
かつわかり易く操作することができる電子式卓上
計算機を提供することを目的とするものである。
以下、本考案の実施例について第3〜6図を参
照して説明する。まず、第3図はその第1の実施
例のものの電気的構成を示すブロツク線図、第4
図は用いるキーボードの平面図である。なお、こ
こではメモリーレジスタを4個備えた実施例につ
いて示しているが、さらに多くても全く同様であ
ることはいるまでもない。
第3図において、8は入力装置、9は演算回
路、10は表示レジスター、11は出力装置であ
り、これらは通常の計算機におけるそれらと同様
のものである。入力装置8は第4図に示したよう
なキーボード12における置数キー13および演
算キー14等を含み、これらが操作されたときに
演算回路9にて所定の置数あるいは演算等が行な
われ、入力あるいは演算出力が表示される。これ
らの動作は通常のものであるので詳細な説明は省
略する。
15A〜15Dは4個のメモリーレジスタであ
り、それぞれに入力制御用のゲート16A〜16
Dと出力制御用のゲート17A〜17Dとが設け
られる。読出時にはゲート17A〜17Dを通し
て読み出されたメモリーレジスタ15A〜15D
のメモリー内容が表示レジスタ10に書込まれ
る。また、書込時には表示レジスタ10の内容が
ゲート16A〜16Dを介してメモリーレジスタ
15A〜15Dに書込まれる。
一方、この計算機においてはこれら4個のメモ
リーレジスタ15A〜15Dを選択して動作させ
るために、全てのメモリーレジスタ15A〜15
Dに共通な1個の書込指定キー18と、それぞれ
のメモリーレジスタ15A〜15Dに対応した4
個のメモリーキー19A〜19Dとが設けられて
いる。各キー18,19A〜19Dにはインバー
タ20,21A〜21Dが接続され、メモリーキ
ー19A〜19Dの出力はゲート16A〜16D
に加えられる。さらに、これらのゲート16A〜
16Dおよび17A〜17Dを制御するために制
御回路としてのフリツプフロツプ22が設けら
れ、このフリツプフロツプ22は書込指定キー1
8の操作によりセツトされて第1の状態(セツト
状態)となり、メモリーキー19A〜19Dのい
ずれかのものおよび入力装置8のキーの操作によ
りオアゲート23を介してリセツトされて第2の
状態(リセツト状態)となる。フリツプフロツプ
22の出力はそれぞれゲート16A〜16Dとゲ
ート17A〜17Dとに加えられ、第1の状態の
ときにはゲート16A〜16Dを動作可能にし、
第2の状態のときにはゲート17A〜17Dを動
作可能に制御する。
次にこのような構成における動作について説明
する。まず、メモリーレジスタ15A〜15Dに
表示レジスタ10からの内容を書込む場合には、
最初に書込指定キー18を操作してフリツプフロ
ツプ22を第1の状態にセツトし、入力制御用の
ゲート16A〜16Dを動作可能にする。次い
で、メモリーキー19A〜19Dのうちから書込
希望のメモリーレジスタに対応するものたとえば
メモリーレジスタ15Aに対応するメモリーキー
19Aを操作する。このとき、操作されたメモリ
ーキー19Aに対応したゲート16Aのみが動作
し、表示レジスタ10Aからの内容をメモリーレ
ジスタ15Aに書込む。他のメモリーレジスタ1
5B〜15Dに書込む場合にも全く同様である。
次にメモリーレジスタ15A〜15Dに書込ま
れている内容を表示レジスタ10に読み出す場合
には、メモリーキー19A〜19Dのうちから読
出し希望のメモリーレジスタに対応するものたと
えばメモリーレジスタ15Aに対応するメモリー
キー19Aを操作する。このときフリツプフロツ
プ22が上記の第1の状態にあつたとすればオア
ゲート23を介して加えられる信号でリセツトさ
れて第2の状態になり、また上記の書込み操作に
他の入力装置8のキーの操作によつてリセツトさ
れて第2の状態となつていたとすれば、メモリー
キーの操作によつてもそのまま第2の状態を保
つ。このため、フリツプフロツプ22の出力でゲ
ート17A〜17Dのみが動作可能になり、か
つ、操作された呼出キー15Aに対応したゲート
17Aのみが動作して、メモリーレジスタ15A
の内容を読出して表示レジスタ10に書込む。他
のメモリーレジスタ15B〜15Dから読み出す
場合にも全く同様である。
このようにして、この計算機においてはメモリ
ーレジスタ15A〜15Dの数を4個とすれば、
キーは1個の書込指定キー18と4個のメモリー
キー19A〜19Dの合計5個設ければよく、一
般にはメモリーレジスタの数に1個加えた数だけ
設ければよく、比較的少なくすることができる。
また、キーの操作回数もメモリーレジスタ15A
〜15Dへの書込時には2回、メモリーレジスタ
15A〜15Dからの読出し時には1回でもよ
く、少ない回数で操作することができる。しか
も、その操作するキーは書込指定キー18とメモ
リーキー19A〜19Dであつて、メモリーレジ
スタ15A〜15Dの操作に専用のキーであるの
できわめてわかり易く、操作誤りを生じることも
ない便利なものである。
なお、以上の説明においては入出力制御用のゲ
ートを制御する回路としてフリツプフロツプを用
いたが、この他にも2つの状態ととり得る回路で
あつてキーの操作により状態が切換えられるもの
であれば任意に採用してよいことはいうまでもな
い。
また、以上の第1の実施例においては書込指定
キー18を設ける場合について示したが、第5,
6図に示す第2の実施例のように読出指定キー2
4を設けるようにしてもよい。ただし、この実施
例の場合には、フリツプフロツプ22の2つの出
力を逆にしてゲート16A〜16Dとゲート17
A〜17Dとに加える必要があり、フリツプフロ
ツプのリセツト状態が上記の第1の状態に相当
し、セツト状態が第2の状態に相当する。この第
2の実施例のものにおいては、メモリーレジスタ
15A〜15Dのうちの任意のものからの読出し
が読出指定キー24の操作とメモリーキー19A
〜19Dのうちの任意のものの操作との2回のキ
ー操作で行われ、メモリーレジスタ15A〜15
Dへの書込みがメモリーキー19A〜19Dのう
ちの任意のものの操作の1回のキー操作で行われ
る。その動作は上記第1の実施例ものとほぼ同様
であるので、詳細な説明は省略する。
以上詳述したように、本考案の電子式卓上計算
機においては複数個のメモリーレジスタの入出力
を制御するゲートを第1、第2の状態が切換えら
れるフリツプフロツプ等の制御回路で制御するよ
うにし、このフリツプフロツプ等の制御回路の状
態を書込指定キーと各メモリーレジスタに対応し
たメモリーキーとによつて切換えてメモリーレジ
スタの書込みと読出しを切換えるようにしたの
で、メモリーレジスタの制御用におけるキーの数
を比較的少なくすることでき、しかもその操作回
数を少なくしかつわかり易くすることができるの
で操作性に富んだものを得ることができるもので
ある。また特に書込みあるいは読出しの一方を1
キー操作で行なうことができ、操作性を向上させ
ることができたものである。
【図面の簡単な説明】
第1図および第2図は従来の電子式卓上計算機
に用いられたキーボードの平面図、第3図は本考
案の一実施例における電子式卓上計算機のブロツ
ク線図、第4図は同電子式卓上計算機に用に用い
られるキーボードの平面図、第5図は本考案の別
の実施例における電子式卓上計算機のブロツク線
図、第6図は同電子式卓上計算機に用いられるキ
ーボードの平面図である。 8……入力装置、9……演算回路、10……表
示レジスタ、11……出力装置、12……キーボ
ード、13……置数キー、14……演算キー、1
5A〜15D……メモリーレジスタ、16A〜1
6D……入力制御用のゲート、17A〜17D…
…出力制御用のゲート、18……書込指定キー、
19A〜19D……メモリーキー、20,21A
〜21D……インバータ、22……フリツプフロ
ツプ、23……オアゲート、24……読出指定キ
ー。

Claims (1)

    【実用新案登録請求の範囲】
  1. 置数キー、演算キー、書込み、読出しのいずれ
    か一方を指定する指定キー、複数のメモリーキー
    を有する入力装置と、この入力装置の信号を演算
    する演算回路と、この演算回路の信号を一時記憶
    する表示レジスタと、この表示レジスタの信号を
    表示する出力装置と、上記指定キーの信号によ
    り、セツト状態となり正転出力が出力され、上記
    複数のメモリーキーのいずれかひとつの信号によ
    り、リセツト状態となつて反転出力が出力される
    フリツプフロツプと、上記複数のメモリーキーに
    対応して設けられ、対応するメモリーキーの信号
    と上記指定キーの正転出力、反転出力のいずれか
    一方の信号とで、上記表示レジスタの信号を通過
    させる複数の入力ゲートと、これら複数の入力ゲ
    ートに対応して設けられ、これら入力ゲートの信
    号を記憶する複数のメモリレジスタと、これら複
    数の入力ゲートに対応して設けられ、対応する上
    記メモリーキーの信号と上記指定キーの反転出
    力、正転出力のいずれか一方の信号とで、対応す
    る上記メモリレジスタの信号を上記表示レジスタ
    に出力する複数の出力ゲートとを備えた電子式卓
    上計算機。
JP1977049838U 1977-04-19 1977-04-19 Expired JPS6129071Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1977049838U JPS6129071Y2 (ja) 1977-04-19 1977-04-19

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1977049838U JPS6129071Y2 (ja) 1977-04-19 1977-04-19

Publications (2)

Publication Number Publication Date
JPS53145425U JPS53145425U (ja) 1978-11-16
JPS6129071Y2 true JPS6129071Y2 (ja) 1986-08-28

Family

ID=28936173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1977049838U Expired JPS6129071Y2 (ja) 1977-04-19 1977-04-19

Country Status (1)

Country Link
JP (1) JPS6129071Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5236516Y2 (ja) * 1972-03-27 1977-08-19

Also Published As

Publication number Publication date
JPS53145425U (ja) 1978-11-16

Similar Documents

Publication Publication Date Title
JPS6129071Y2 (ja)
GB1480520A (en) Electronic computer with debugging equipment
JPS594056B2 (ja) キ−入力制御方式
JP2731263B2 (ja) 表示システム
JP2595045B2 (ja) タッチパネル入力装置
JP3283505B2 (ja) マイクロコンピュータ
JPS61663U (ja) プログラム電子計算機
JPH0124659Y2 (ja)
JPH0421151Y2 (ja)
JPH0512829Y2 (ja)
JP2743838B2 (ja) 入力装置
JP2666250B2 (ja) マルチウインドウ表示制御装置
JPH0412553Y2 (ja)
JPS5818647B2 (ja) キ−ニユウリヨクセイギヨソウチ
JP3221003B2 (ja) 入出力ポート
JPS62254226A (ja) マウス制御装置
JPH05233119A (ja) 演算機能及び表示付きキーボード
JPS63175255U (ja)
JPS5921067B2 (ja) 電子式卓上計算機
JPS6181337U (ja)
JPS6064638U (ja) 電子カウンタ
JPS62187924A (ja) キ−ボ−ド・デイスプレイ装置
JPS58146083A (ja) デ−タ記憶装置
JPH10222472A (ja) 電子計算装置、計算方法、及び計算処理プログラムを記録した記録媒体
JPS6332590A (ja) デイスプレイ装置に於けるカ−ソル移動方式