JPH0124659Y2 - - Google Patents

Info

Publication number
JPH0124659Y2
JPH0124659Y2 JP6021083U JP6021083U JPH0124659Y2 JP H0124659 Y2 JPH0124659 Y2 JP H0124659Y2 JP 6021083 U JP6021083 U JP 6021083U JP 6021083 U JP6021083 U JP 6021083U JP H0124659 Y2 JPH0124659 Y2 JP H0124659Y2
Authority
JP
Japan
Prior art keywords
key
mode
signal
game
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6021083U
Other languages
English (en)
Other versions
JPS59169657U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP6021083U priority Critical patent/JPS59169657U/ja
Publication of JPS59169657U publication Critical patent/JPS59169657U/ja
Application granted granted Critical
Publication of JPH0124659Y2 publication Critical patent/JPH0124659Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案はゲーム機能を備えた小型電子式計算機
におけるキー入力装置に関する。
〔従来技術とその問題点〕
ゲーム機能を備えた小型電子式計算機(ゲーム
電卓)は、例えばデジタル・インベーダなど種々
のものが従来から考えられている。しかし、従来
のゲーム機能を備えた小型電子式計算機は、キー
が同時押しされた時の仕様がゲームモードの場合
も計算モードと同じになつており、同時押しされ
たキーについては無効となるようにしている。し
かし、ゲーム中においては、キー操作が忙しく、
複数のキーを誤つて同時に操作してしまう場合も
時々あるが、その場合にキー入力が無効になる
と、ゲーム進行上の障害となる。
〔考案の目的〕
本考案は上記の点に鑑みてなされたもので、ゲ
ーム機能を備えた小型電子式計算機において、キ
ーが同時押しされた時の仕様を、計算モードの場
合とゲームモードの場合とで異ならせることによ
り、何れの場合も用途に応じた操作性を得ること
ができるキー入力装置を提供することを目的とす
る。
〔考案の実施例〕
以下図面を参照して本考案の一実施例を説明す
る。第1図は本考案をドライブゲーム付の小型電
子式計算機に実施した場合の外観構成を示したも
のである。第1図において、1はケース本体で、
その上面には液晶表示部2及びキーボード3が設
けられている。上記液晶表示部2は、アニメーシ
ヨン表示部4及びデジタル表示部5によつて構成
されている。また、キーボード3には、テンキ
ー、フアンクシヨンキー等の各種キー6及びモー
ドスイツチ7が設けられている。このモードスイ
ツチ7は、電源OFF、計算モードCAL、ゲーム
モードGAMEのモード切換えを行なう。そして、
上記各種キー6のうち、小数点キー8、加算キー
9、イコールキー10、「3」の数値キー11、
「6」の数値キー12は、ゲーム用のキー機能を
持つているダブルフアンクシヨンキーである。す
なわち、小数点キー8はハンドルを左に回すハン
ドルキー、加算キー9はハンドルを右に回すハン
ドルキー、イコールキー10はスピードダウンキ
ー、「3」の数値キー11はスピードアツプキー、
「6」の数値キー12はターボキーの機能を持つ
ている。
次に上記ケース本体1内に設けられる電子回路
の構成について説明する。第2図において、21
は上記キーボード3によつて構成されるもので、
キー入力信号はバスライン22aを介してCPU
23へ送られ、モードスイツチ7による設定モー
ド信号は信号ライン22bを介してCPU23へ
送られる。このCPU23は、キー入力部21か
らのキー入力データあるいは演算結果等に応じて
液晶表示部2を表示駆動するが、ダブルフアンク
シヨンの機能を持つイコールキー10、「3」の
数値キー11、「6」の数値キー12については、
第3図に示す処理回路によつて処理し、ゲームモ
ードでの同時押しに対して優先順位を持たせてい
る。
第3図において31はデコーダで、入力ライン
I1にはイコールキー10の操作信号、入力ライン
I2には「3」の数値キー11の操作信号、入力ラ
インI3には「6」の数値キー12の操作信号が入
力される。上記イコールキー10及び数値キー1
1,12は、同じタイミング信号T0によつてサ
ンプリングされる。しかして、上記デコーダ31
は、上記キー10,11,12の操作に対して出
力ラインO1〜O6から信号を出力するもので、各
キー10,11,12の単独操作あるいは同時操
作を検出して異なる信号を出力する。すなわち、
デコーダ31は、イコールキー10が単独操作さ
れた場合は出力ラインO1、イコールキー10と
「3」の数値キー11が同時操作された場合は出
力ラインO2、「3」の数値キー11が単独操作さ
れた場合は出力ラインO3、「6」の数値キー12
が単独操作された場合は出力ラインO4、「3」の
数値キー11と「6」の数値キー12が同時操作
された場合は出力ラインO5、イコールキー10
及び数値キー11,12が同時操作された場合は
出力ラインO6“1”信号を出力するようになつて
いる。しかして、上記デコーダ31の出力は、直
接あるいは論理回路を介してイコール/スピード
ダウン処理回路32、置数3/スピードアツプ処
理回路33、置数6/ターボ処理回路34へ送ら
れる。上記各処理回路32,33,34は、モー
ド信号によつて内部機能が切換えられるもので、
計算モード(“0”)であればそれぞれ「イコー
ル」、「置数3」、「置数6」の処理機能が選択さ
れ、ゲームモード(“1”)であればそれぞれ「ス
ピードダウン」、「スピードアツプ」、「ターボ」の
処理機能が選択される。そして、上記デコーダ3
1の出力ラインO1から出力される信号はオア回
路35を介してイコール/スピードダウン処理回
路32へ送られ、出力ラインO2から出力される
信号はモード信号によつてゲート制御されるアン
ド回路36及び上記オア回路35を介してイコー
ル/スピードダウン処理回路32へ送られる。ま
た、デコーダ31の出力ラインO3から出力され
る信号は、置数3/スピードアツプ処理回路33
へ直接送られ、出力ラインO4から出力される信
号はオア回路37を介して置数6/ターボ処理回
路34へ送られる。さらに、デコーダ31の出力
ラインO5,O6から出力される信号は、モード信
号によつてゲート制御されるアンド回路38,3
9へ入力され、その出力がオア回路37を介して
置数6/ターボ処理回路34へ送られる。
次に上記実施例の動作について説明する。モー
ドスイツチ7により計算モードCALを指定した
場合、キー入力部21からCPU23へモード信
号“0”が信号ライン22bを介して送られる。
これによりCPU23は計算モードとなり、キー
入力データに従つて演算処理を行ない、置数デー
タ、演算結果等を液晶表示部2へ送り、デジタル
表示部5に表示する。また、モード信号が“0”
となつて計算モードが指定されると、第3図にお
ける処理回路32,33,34は、「イコール」、
「置数3」、「置数6」の機能が選択指定される。
さらに、上記モード信号(“0”)によつてアンド
回路36,38,39のゲートが閉じ、デコーダ
31の出力ラインO2,O5,O6から処理回路32,
34への信号入力が禁止される。従つてイコール
キー10、「3」の数値キー11、「6」の数値キ
ー12が単独操作された時のみ、デコーダ31の
出力が処理回路32,33,34へ送られ、その
キー操作に対応する処理が行なわれる。そして、
上記イコールキー10及び数値11,12が同時
操作された場合は、上記したようにデコーダ31
の出力ラインO2,O5,O6の出力がアンド回路3
6,38,39で阻止されるので、そのキー入力
は無効となる。
しかして、モードスイツチ7をゲームモード
GAMEに切換えると、キー入力部21からCPU
23へモード信号“1”が信号ライン22bを介
して送られる。これによりCPU23はゲームモ
ードとなり、所定のプログラムに従つてゲーム動
作を開始し、アニメーシヨン表示部4にアニメー
シヨンを表示すると共に、デジタル表示部5に得
点等を表示する。また、モード信号が“1”とな
つてゲームモードが指定されると、第3図におけ
る処理回路32,33,34は、「スピードダウ
ン」、「スピードアツプ」、「ターボ」の機能が選択
指定される。さらに、上記モード信号(“1”)は
アンド回路36,38,39に与えられるので、
デコーダ31の出力ラインO2,O5,O6から出力
される信号は、処理回路32,34へ送られるよ
うになる。従つて、イコールキー10及び数値キ
ー11,12が単独で操作された場合は、デコー
ダ31の出力ラインO1,O3,O4から処理回路3
2,33,34へ“1”信号が送られ、キー操作
に応じて「スピードダウン」、「スピードアツプ」、
「ターボ」の処理が行なわれる。そして、上記キ
ー10,11,12が同時操作された場合、例え
ばイコールキー10と「3」の数値キー11が同
時操作された場合は、デコーダ31の出力ライン
O2から“1”信号が出力され、アンド回路36
及びオア回路35を介して処理回路32へ送ら
れ、「スピードダウン」の処理が行なわれる。ま
た、「3」の数値キー11と「6」の数値キー1
2が同時操作された場合は、デコーダ31の出力
ラインO5から“1”信号が出力され、アンド回
路38及びオア回路37を介して処理回路34へ
送られる。さらに、イコールキー10及び数値キ
ー11,12が同時操作された場合は、デコーダ
31の出力ラインO6から“1”信号が出力され、
アンド回路39及びオア回路37を介して処理回
路34へ送られる。すなわち、キー11,12が
同時操作された場合及びキー10,11,12が
同時操作された場合は、デコーダ31から処理回
路34に“1”信号が送られ、ターボ処理が行な
われる。従つてイコールキー10、「3」の数値
キー11、「6」の数値キー12は、同時押しさ
れた場合に、□6>□=>□3の優先順位でキー入力さ
れる。つまり、キー10,11,12が同時押し
された場合、「ターボ」→「スピードダウン」→
「スピードアツプ」の優先順位で処理が実行され、
ゲームが進められる。
なお、上記実施例では、ドライブゲーム付の小
型電子式計算機に実施した場合について示した
が、本考案は上記実施例に限定されるものでな
く、また、キーが同時押しされた場合の優先順位
についても任意に設定し得るものである。
〔考案の効果〕
以上述べたように本考案によれば、ゲーム機能
を備えた小型電子式計算機において、キーが同時
押しされた時の仕様を、計算モードの場合をゲー
ムモードの場合とで異ならせ、ゲームモードでは
キー入力に優先順位を持たせるようにしたので、
複数のキーが同時押しされた場合でもゲームを進
行させることができる。
【図面の簡単な説明】
図面は本考案の一実施例を示すもので、第1図
は外観構成を示す正面図、第2図は電子回路の概
略構成を示すブロツク図、第3図は第2図におけ
る主要部の詳細を示す回路構成図である。 1……ケース本体、2……液晶表示部、3……
キーボード、4……アンニーシヨン表示部、5…
…デジタル表示部、7……モードスイツチ、21
……キー入力部、23……CPU、31……デコ
ーダ、32……イコール/スピードダウン処理回
路、33……置数3/スピードアツプ処理回路、
34……置数6/ターボ処理回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. ゲーム機能を備えた小型電子式計算機におい
    て、計算モードとゲームモードとを選択指定する
    モードスイツチと、このモードスイツチにより計
    算モードが指定されている場合は複数のキーが同
    時押しされた時にキー入力を禁止する手段と、上
    記モードスイツチによりゲームモードが指定され
    ている場合は各キーに優先順位を持たせ複数のキ
    ーが同時押しされた時に優先順位の高い操作キー
    に対する処理を指定する手段とを具備したことを
    特徴とするキー入力装置。
JP6021083U 1983-04-21 1983-04-21 キ−入力装置 Granted JPS59169657U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6021083U JPS59169657U (ja) 1983-04-21 1983-04-21 キ−入力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6021083U JPS59169657U (ja) 1983-04-21 1983-04-21 キ−入力装置

Publications (2)

Publication Number Publication Date
JPS59169657U JPS59169657U (ja) 1984-11-13
JPH0124659Y2 true JPH0124659Y2 (ja) 1989-07-26

Family

ID=30190453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6021083U Granted JPS59169657U (ja) 1983-04-21 1983-04-21 キ−入力装置

Country Status (1)

Country Link
JP (1) JPS59169657U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007094910A (ja) * 2005-09-29 2007-04-12 Toshiba Corp 情報処理装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6901938B2 (ja) * 2017-08-10 2021-07-14 株式会社東海理化電機製作所 車両搭載用スイッチ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007094910A (ja) * 2005-09-29 2007-04-12 Toshiba Corp 情報処理装置

Also Published As

Publication number Publication date
JPS59169657U (ja) 1984-11-13

Similar Documents

Publication Publication Date Title
US4317181A (en) Four mode microcomputer power save operation
US4409665A (en) Turn-off-processor between keystrokes
JPS6222128A (ja) デ−タ処理装置
JPH0124659Y2 (ja)
JPS608920A (ja) 電子計算機
JPS6239453B2 (ja)
JPS625718Y2 (ja)
JPS6129071Y2 (ja)
JPS6315614B2 (ja)
JPS6115464B2 (ja)
JP2581080B2 (ja) デバック用マイクロプロセッサ
JPS5831220Y2 (ja) 微分機能付計算機
JPS5835657A (ja) プログラム機能付き計算機
JPS6223058A (ja) 画像形成装置の表示装置
JPS594056B2 (ja) キ−入力制御方式
JPS59169658U (ja) キ−入力装置
JPH0219870Y2 (ja)
JPH0784940A (ja) マイクロ・コントローラ
JPH036724A (ja) 情報処理装置
JP2889331B2 (ja) 小型携帯電子機器
JPS6227930Y2 (ja)
KR890006179Y1 (ko) 간이계산기능을 가진 컴퓨터용 자판
JPH04256116A (ja) キー入力回路及びキー入力回路を有する電話機用集積回路
JPH05233119A (ja) 演算機能及び表示付きキーボード
JPS63184857A (ja) デ−タ処理装置