JPS6239453B2 - - Google Patents
Info
- Publication number
- JPS6239453B2 JPS6239453B2 JP54113501A JP11350179A JPS6239453B2 JP S6239453 B2 JPS6239453 B2 JP S6239453B2 JP 54113501 A JP54113501 A JP 54113501A JP 11350179 A JP11350179 A JP 11350179A JP S6239453 B2 JPS6239453 B2 JP S6239453B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- cpu
- input
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 101100002926 Arabidopsis thaliana ASHR3 gene Proteins 0.000 description 1
- 101100042374 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SET4 gene Proteins 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Landscapes
- Calculators And Similar Devices (AREA)
Description
【発明の詳細な説明】
この発明は小型電子式計算機等の小型電子機器
の各機種に共用できるようにした汎用性を有する
半導体集積回路に関する。
の各機種に共用できるようにした汎用性を有する
半導体集積回路に関する。
一般に、小型電子式計算機、デイジタル式電子
時計等の小型電子機器には、LSI（大規模集積回
路）等の半導体集積回路が利用される。ところで
LSI等の半導体集積回路はロジツク設計などの開
発時間が長くかかり、その開発コストが高くつく
が、一度開発されると大量生産が可能となり、製
品のコストダウンを計ることができる。そこで１
つのLSIに予め多数の機能を盛り込んでおき、各
機種ごとに所望の機能を選択して用いるようにす
れば製品のコストダウンを更に計ることが可能で
ある。
時計等の小型電子機器には、LSI（大規模集積回
路）等の半導体集積回路が利用される。ところで
LSI等の半導体集積回路はロジツク設計などの開
発時間が長くかかり、その開発コストが高くつく
が、一度開発されると大量生産が可能となり、製
品のコストダウンを計ることができる。そこで１
つのLSIに予め多数の機能を盛り込んでおき、各
機種ごとに所望の機能を選択して用いるようにす
れば製品のコストダウンを更に計ることが可能で
ある。
この発明は上述した事情の下に成されたもの
で、その目的とするところは、半導体集積回路の
１本の外部入力端子に対して２値論理レベルのＨ
レベルまたはＬレベルのうち何れか一方のレベル
の信号のみを入力するようにしておくとともに、
ＨレベルまたはＬレベルの各信号の入力時には
夫々第１の種類の演算動作または第２の種類の演
算動作を択一的に実行可能として汎用性をもてる
ようにした半導体集積回路を提供することであ
る。
で、その目的とするところは、半導体集積回路の
１本の外部入力端子に対して２値論理レベルのＨ
レベルまたはＬレベルのうち何れか一方のレベル
の信号のみを入力するようにしておくとともに、
ＨレベルまたはＬレベルの各信号の入力時には
夫々第１の種類の演算動作または第２の種類の演
算動作を択一的に実行可能として汎用性をもてる
ようにした半導体集積回路を提供することであ
る。
以下、図面を参照してこの発明を計時機能付小
型電子式計算機に適用した一実施例を説明する。
第１図に於いて、図中１はLSIで、このLSI１に
はキーボード２、表示部３が所定の入力端子を介
して接続されている。またLSI１には小型電子式
計算機に於ける四則演算、その他の演算の各種演
算機能が具備されているほかに、時刻、アラー
ム、タイマの各種計時機能も具備されている。キ
ーボード２には□０〜□９の置数キー、オールクリア
キーAC等の各種フアンクシヨンキー、セツトキ
ーSET４が夫々マトリツクス構成により設けら
れている。そして上記置数キー、フアンクシヨン
キーの各キー操作信号はともに、LSI１内の後述
するRS型フリツプフロツプ５がリセツト中に於
いてアンドゲート６を介してCPU（中央処理装
置）７に入力され、所定の処理を受ける。またセ
ツトキー４はLSI１の各種計時機能に於いて、修
正時刻、アラーム時刻、タイマ時間を夫々セツト
する際に置数キー□１，□２，□３と共に使用するキー
であり、そのキー操作信号は上記RS型フリツプ
フロツプ５のセツト入力端子Ｓに入力される。フ
リツプフロツプ５のセツト出力信号はアンドゲー
ト８Ａ〜８Ｄの各第１入力端子に入力されてい
る。またアンドゲート８Ａ〜８Ｃの第２入力端子
には夫々置数キー□１，□２，□３の各キー操作信号が
入力され、一方、アンドゲート８Ｄの第２入力端
子には置数キー□１のキー操作信号が入力されてい
る。更にアンドゲート８Ａ〜８Ｃの第３入力端子
には夫々、外部入力端子９から入力される信号が
インバータ１０を介して入力され、一方、アンド
ゲート８Ｄの第３入力端子には外部入力端子９か
らの信号が直接入力されている。而してこの実施
例の場合、上記信号入力端子９には、組立工程時
に於いて、機種に応じて２値論理レベルのＨレベ
ルまたはＬレベルのうち何れか一方のレベルの信
号が入力されるように電源端子の高電位側に接続
または接地されるように構成される。アンドゲー
ト８Ａ，８Ｄの各出力信号は共にオアゲート１１
を介して時刻セツト信号としてCPU７に入力さ
れ、またアンドゲート８Ｂ，８Ｃの各出力信号は
夫々アラームセツト信号、タイマセツト信号とし
てCPU７に直接入力される。CPU７は上述した
各種演算機能、計時機能等を制御するマイクロプ
ログラムを記憶するメモリ、演算回路、演算用メ
モリ、計時回路、表示駆動回路等により構成され
るものである。そして上記時刻セツト信号、アラ
ームセツト信号、タイマセツト信号が夫々CPU
７に入力されてCPU７に各計時モードが指示さ
れると、直ちにCPU７からリセツト信号が出力
されてフリツプフロツプ５のリセツト入力端子Ｒ
に送られ、これによりフリツプフロツプ５がリセ
ツトして以後、キーボード２からのキー操作信号
がCPU７に入力できるように構成されている。
型電子式計算機に適用した一実施例を説明する。
第１図に於いて、図中１はLSIで、このLSI１に
はキーボード２、表示部３が所定の入力端子を介
して接続されている。またLSI１には小型電子式
計算機に於ける四則演算、その他の演算の各種演
算機能が具備されているほかに、時刻、アラー
ム、タイマの各種計時機能も具備されている。キ
ーボード２には□０〜□９の置数キー、オールクリア
キーAC等の各種フアンクシヨンキー、セツトキ
ーSET４が夫々マトリツクス構成により設けら
れている。そして上記置数キー、フアンクシヨン
キーの各キー操作信号はともに、LSI１内の後述
するRS型フリツプフロツプ５がリセツト中に於
いてアンドゲート６を介してCPU（中央処理装
置）７に入力され、所定の処理を受ける。またセ
ツトキー４はLSI１の各種計時機能に於いて、修
正時刻、アラーム時刻、タイマ時間を夫々セツト
する際に置数キー□１，□２，□３と共に使用するキー
であり、そのキー操作信号は上記RS型フリツプ
フロツプ５のセツト入力端子Ｓに入力される。フ
リツプフロツプ５のセツト出力信号はアンドゲー
ト８Ａ〜８Ｄの各第１入力端子に入力されてい
る。またアンドゲート８Ａ〜８Ｃの第２入力端子
には夫々置数キー□１，□２，□３の各キー操作信号が
入力され、一方、アンドゲート８Ｄの第２入力端
子には置数キー□１のキー操作信号が入力されてい
る。更にアンドゲート８Ａ〜８Ｃの第３入力端子
には夫々、外部入力端子９から入力される信号が
インバータ１０を介して入力され、一方、アンド
ゲート８Ｄの第３入力端子には外部入力端子９か
らの信号が直接入力されている。而してこの実施
例の場合、上記信号入力端子９には、組立工程時
に於いて、機種に応じて２値論理レベルのＨレベ
ルまたはＬレベルのうち何れか一方のレベルの信
号が入力されるように電源端子の高電位側に接続
または接地されるように構成される。アンドゲー
ト８Ａ，８Ｄの各出力信号は共にオアゲート１１
を介して時刻セツト信号としてCPU７に入力さ
れ、またアンドゲート８Ｂ，８Ｃの各出力信号は
夫々アラームセツト信号、タイマセツト信号とし
てCPU７に直接入力される。CPU７は上述した
各種演算機能、計時機能等を制御するマイクロプ
ログラムを記憶するメモリ、演算回路、演算用メ
モリ、計時回路、表示駆動回路等により構成され
るものである。そして上記時刻セツト信号、アラ
ームセツト信号、タイマセツト信号が夫々CPU
７に入力されてCPU７に各計時モードが指示さ
れると、直ちにCPU７からリセツト信号が出力
されてフリツプフロツプ５のリセツト入力端子Ｒ
に送られ、これによりフリツプフロツプ５がリセ
ツトして以後、キーボード２からのキー操作信号
がCPU７に入力できるように構成されている。
また、上記キーボード２から入力される入力デ
ータ、CPU７に於ける演算結果データ、計時デ
ータ等は表示部３に表示される。
ータ、CPU７に於ける演算結果データ、計時デ
ータ等は表示部３に表示される。
次に上記実施例の動作を説明する。先ず、第２
図および第３図を参照して信号入力端子９にＬレ
ベルの信号が入力された場合の動作を説明する。
この場合、組立工程時に於いて上記信号入力端子
９には第２図に示すように電池１２が接続され、
Ｌレベルの信号が供給される。このためインバー
タ１０の出力がＨレベルとなつてアンドゲート８
Ａ，８Ｂ，８Ｃが共に開成され、他方、アンドゲ
ート８Ｄが閉成される。今、フリツプフロツプ５
がリセツト状態であるため、アンドゲート６は開
成している。ここで置数キーを操作して所望の時
刻データを入力する。入力された時刻データはア
ンドゲート６を介してCPU７内のメモリに一旦
記憶される。なお、上記時刻データは表示部３に
表示される。次にセツトキー４を操作してフリツ
プフロツプ５をセツトさせると、そのセツト出力
信号がＨレベルとなりアンドゲート８Ａ〜８Ｄに
送られると共に、リセツト信号はＬレベルとなつ
てアンドゲート６を閉成する。更に、置数キー□１
を操作するとそのキー操作信号がアンドゲート８
Ａ、オアゲート１１を介して時刻セツト信号とし
てCPU７に送られる。このため第３図に示すよ
うにCPU７に計時モードのうち時刻セツトモー
ドが設定され、これにより上記時刻データが
CPU内の計時回路に入力され、修正時刻のセツ
トが行なわれる。このセツト動作が終了すると
CPU７からリセツト信号が出力され、フリツプ
フロツプ５がリセツトされて、以後のキー入力が
可能となる。
図および第３図を参照して信号入力端子９にＬレ
ベルの信号が入力された場合の動作を説明する。
この場合、組立工程時に於いて上記信号入力端子
９には第２図に示すように電池１２が接続され、
Ｌレベルの信号が供給される。このためインバー
タ１０の出力がＨレベルとなつてアンドゲート８
Ａ，８Ｂ，８Ｃが共に開成され、他方、アンドゲ
ート８Ｄが閉成される。今、フリツプフロツプ５
がリセツト状態であるため、アンドゲート６は開
成している。ここで置数キーを操作して所望の時
刻データを入力する。入力された時刻データはア
ンドゲート６を介してCPU７内のメモリに一旦
記憶される。なお、上記時刻データは表示部３に
表示される。次にセツトキー４を操作してフリツ
プフロツプ５をセツトさせると、そのセツト出力
信号がＨレベルとなりアンドゲート８Ａ〜８Ｄに
送られると共に、リセツト信号はＬレベルとなつ
てアンドゲート６を閉成する。更に、置数キー□１
を操作するとそのキー操作信号がアンドゲート８
Ａ、オアゲート１１を介して時刻セツト信号とし
てCPU７に送られる。このため第３図に示すよ
うにCPU７に計時モードのうち時刻セツトモー
ドが設定され、これにより上記時刻データが
CPU内の計時回路に入力され、修正時刻のセツ
トが行なわれる。このセツト動作が終了すると
CPU７からリセツト信号が出力され、フリツプ
フロツプ５がリセツトされて、以後のキー入力が
可能となる。
他方、アラーム時刻、タイマ時間を夫々上記計
時回路にセツトする場合は、所望の時刻データの
置数後、セツトキー４、置数キー□２または置数キ
ー□３を操作するとアンドゲート８Ｂまたはアンド
ゲート８Ｃからアラームセツト信号またはタイマ
セツト信号が出力され、CPU７に夫々所望の時
刻データに対するアラーム時刻がセツトまたはタ
イマ時間セツトが行なわれる。そして、アラーム
時刻セツトまたはタイマ時間セツトが終了する
と、上記同様にCPU７からリセツト信号が出力
され、フリツプフロツプ５はリセツトされる。
時回路にセツトする場合は、所望の時刻データの
置数後、セツトキー４、置数キー□２または置数キ
ー□３を操作するとアンドゲート８Ｂまたはアンド
ゲート８Ｃからアラームセツト信号またはタイマ
セツト信号が出力され、CPU７に夫々所望の時
刻データに対するアラーム時刻がセツトまたはタ
イマ時間セツトが行なわれる。そして、アラーム
時刻セツトまたはタイマ時間セツトが終了する
と、上記同様にCPU７からリセツト信号が出力
され、フリツプフロツプ５はリセツトされる。
次に、第４図および第５図を参照して信号入力
端子９にＨレベルの信号が入力されれた場合の動
作を説明する。この場合、組立工程時に於いて上
記信号入力端子９は第４図に示すように接地さ
れ、Ｈレベルの信号が供給される。このためイン
バータ１０の出力がＬレベルとなつてアンドゲー
ト８Ａ〜８Ｃが共に閉成され、他方、アンドゲー
ト８Ｄのみが開成される。そこで時刻データの置
数後セツトキー４を操作してフリツプフロツプ５
をセツトし、次いで置数キー□１を操作するとアン
ドゲート８Ｄ、オアゲート１１を介して時刻セツ
ト信号が出力され、上記同様にCPU７の計時回
路に対して時刻の修正が行なわれる。つまり、上
記のキー操作で第５図に示すようにCPU７に計
時モードのうち時刻セツトモードが設定されたこ
とになる。
端子９にＨレベルの信号が入力されれた場合の動
作を説明する。この場合、組立工程時に於いて上
記信号入力端子９は第４図に示すように接地さ
れ、Ｈレベルの信号が供給される。このためイン
バータ１０の出力がＬレベルとなつてアンドゲー
ト８Ａ〜８Ｃが共に閉成され、他方、アンドゲー
ト８Ｄのみが開成される。そこで時刻データの置
数後セツトキー４を操作してフリツプフロツプ５
をセツトし、次いで置数キー□１を操作するとアン
ドゲート８Ｄ、オアゲート１１を介して時刻セツ
ト信号が出力され、上記同様にCPU７の計時回
路に対して時刻の修正が行なわれる。つまり、上
記のキー操作で第５図に示すようにCPU７に計
時モードのうち時刻セツトモードが設定されたこ
とになる。
一方、アンドゲート８Ａ〜８Ｃは閉成されたま
まであるから、セツトキー４の操作後置数キー□２
または置数キー□３を操作してもアラームセツト信
号、タイマセツト信号は出力されず、したがつて
上記計時モードのうちアラームセツトモード、タ
イマセツトモードはCPU７にともに設定されな
いことになる。
まであるから、セツトキー４の操作後置数キー□２
または置数キー□３を操作してもアラームセツト信
号、タイマセツト信号は出力されず、したがつて
上記計時モードのうちアラームセツトモード、タ
イマセツトモードはCPU７にともに設定されな
いことになる。
尚、上記実施例ではＨレベルまたはＬレベルの
うち何れか一方のレベルの信号を入力される信号
入力端子を１個所としたが、勿論複数個所設ける
こともできる。また、上記実施例ではＨレベルま
たはＬレベルの信号によつて選択される動作モー
ドを３種類の計時モードとしたが、モードの種
類、数は勿論任意であり、モード以外に、演算の
種類を選択するようにしても良い。更に、また上
記実施例では組立工程時に於いて信号入力端子に
ＨレベルまたはＬレベルの何れかのレベルの信号
を供給できるようにしたが、例えばキーボード上
等に切換えスイツチを設けておき、小型電子機器
のユーザが必要に応じて上記切換えスイツチを操
作して信号入力端子にＨレベルまたはＬレベルの
何れかの信号を供給し、所望する動作モードを自
由に選択できるようにすることも可能である。
うち何れか一方のレベルの信号を入力される信号
入力端子を１個所としたが、勿論複数個所設ける
こともできる。また、上記実施例ではＨレベルま
たはＬレベルの信号によつて選択される動作モー
ドを３種類の計時モードとしたが、モードの種
類、数は勿論任意であり、モード以外に、演算の
種類を選択するようにしても良い。更に、また上
記実施例では組立工程時に於いて信号入力端子に
ＨレベルまたはＬレベルの何れかのレベルの信号
を供給できるようにしたが、例えばキーボード上
等に切換えスイツチを設けておき、小型電子機器
のユーザが必要に応じて上記切換えスイツチを操
作して信号入力端子にＨレベルまたはＬレベルの
何れかの信号を供給し、所望する動作モードを自
由に選択できるようにすることも可能である。
以上、詳細に説明したように、半導体集積回路
の外部端子数に応じて、予め複数の演算、動作モ
ードを適宜分割、組合せて、上記外部端子に印加
されるレベル信号に従つて上記分割、組合された
複数の群のうち１つを選択するようにしたことに
より、上記外部端子に印加するレベル信号をＨ若
しくはＬとするだけで１種の半導体集積回路を複
数の機種に用いることができ、半導体集積回路の
大量生産が可能となつて製品のコストダウンを図
ることができる。
の外部端子数に応じて、予め複数の演算、動作モ
ードを適宜分割、組合せて、上記外部端子に印加
されるレベル信号に従つて上記分割、組合された
複数の群のうち１つを選択するようにしたことに
より、上記外部端子に印加するレベル信号をＨ若
しくはＬとするだけで１種の半導体集積回路を複
数の機種に用いることができ、半導体集積回路の
大量生産が可能となつて製品のコストダウンを図
ることができる。
第１図はこの発明を計時機能付小型電子式計算
機に適用した一実施例の回路構成図、第２図は外
部入力端子にＬレベルの信号を供給した場合の接
続図、第３図は第２図の接続状態での設定可能な
動作モードを示す図、第４図は外部入力端子にＨ
レベルの信号を供給した場合の接続図、第５図は
第４図の接続状態での設定可能な動作モードを示
す図である。 １…LSI、２…キーボード、４…セツトキー、
５…フリツプフロツプ、７…CPU、９…外部入
力端子、１２…電池。
機に適用した一実施例の回路構成図、第２図は外
部入力端子にＬレベルの信号を供給した場合の接
続図、第３図は第２図の接続状態での設定可能な
動作モードを示す図、第４図は外部入力端子にＨ
レベルの信号を供給した場合の接続図、第５図は
第４図の接続状態での設定可能な動作モードを示
す図である。 １…LSI、２…キーボード、４…セツトキー、
５…フリツプフロツプ、７…CPU、９…外部入
力端子、１２…電池。
Claims (1)
- １ キーボードのキー操作により複数の演算、動
作モードのうち１つを選択し所定の演算処理を行
なうCPU（中央処理装置）と、Ｈレベル、Ｌレ
ベルのいずれかが印加される外部入力端子と、該
外部入力端子数に応じて演算、動作モードが予め
適宜分割、組合わされた複数の演算、動作モード
群のうち１つを上記外部入力端子のレベル信号に
従つて選択し上記CPUに設定する手段とを具備
したことを特徴とする汎用性を有する半導体集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11350179A JPS5638653A (en) | 1979-09-06 | 1979-09-06 | Semiconductor integrated circuit having conventionality |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11350179A JPS5638653A (en) | 1979-09-06 | 1979-09-06 | Semiconductor integrated circuit having conventionality |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5638653A JPS5638653A (en) | 1981-04-13 |
| JPS6239453B2 true JPS6239453B2 (ja) | 1987-08-24 |
Family
ID=14613917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11350179A Granted JPS5638653A (en) | 1979-09-06 | 1979-09-06 | Semiconductor integrated circuit having conventionality |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5638653A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922156A (ja) * | 1982-07-27 | 1984-02-04 | Koito Mfg Co Ltd | 複合機能装置 |
| JP4750468B2 (ja) * | 2004-11-30 | 2011-08-17 | 株式会社イトーキ | 準個室化設備及びこれを備えた医療・介護施設 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5077065A (ja) * | 1973-11-07 | 1975-06-24 | ||
| JPS524877A (en) * | 1975-07-01 | 1977-01-14 | Citizen Watch Co Ltd | Digital electronic clock |
| JPS5330371A (en) * | 1976-09-01 | 1978-03-22 | Citizen Watch Co Ltd | Electronic circuit for timepiece |
| JPS5364557A (en) * | 1976-11-22 | 1978-06-09 | Seiko Epson Corp | Electronic portable watch |
| JPS5368051A (en) * | 1976-11-29 | 1978-06-17 | Sharp Corp | Integrated circuit device |
| JPS53113449A (en) * | 1977-03-15 | 1978-10-03 | Citizen Watch Co Ltd | Portable electronic unit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5321463Y2 (ja) * | 1973-08-25 | 1978-06-05 | ||
| JPS5193131U (ja) * | 1974-08-07 | 1976-07-26 | ||
| JPS5370267U (ja) * | 1976-11-15 | 1978-06-13 |
-
1979
- 1979-09-06 JP JP11350179A patent/JPS5638653A/ja active Granted
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5077065A (ja) * | 1973-11-07 | 1975-06-24 | ||
| JPS524877A (en) * | 1975-07-01 | 1977-01-14 | Citizen Watch Co Ltd | Digital electronic clock |
| JPS5330371A (en) * | 1976-09-01 | 1978-03-22 | Citizen Watch Co Ltd | Electronic circuit for timepiece |
| JPS5364557A (en) * | 1976-11-22 | 1978-06-09 | Seiko Epson Corp | Electronic portable watch |
| JPS5368051A (en) * | 1976-11-29 | 1978-06-17 | Sharp Corp | Integrated circuit device |
| JPS53113449A (en) * | 1977-03-15 | 1978-10-03 | Citizen Watch Co Ltd | Portable electronic unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5638653A (en) | 1981-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4293927A (en) | Power consumption control system for electronic digital data processing devices | |
| JPH0526224B2 (ja) | ||
| US4041295A (en) | Electronic timepiece calculator | |
| US3867619A (en) | Desk top electronic computer with digital clock | |
| US4119957A (en) | Digital display for cooking time and power of electric cooking device | |
| JPS6239453B2 (ja) | ||
| US4086654A (en) | Electronic timepiece calculator | |
| US4630222A (en) | One chip integrated circuit for electronic apparatus with means for generating sound messages | |
| US4181963A (en) | Electronic calculator with time counting function | |
| JPS6025612Y2 (ja) | 乱数発生装置 | |
| US4346450A (en) | Electronic calculator having item count display | |
| JPS6310553Y2 (ja) | ||
| JPH0124659Y2 (ja) | ||
| SU1718210A1 (ru) | Устройство дл ввода информации в калькул тор | |
| JPS6219996Y2 (ja) | ||
| JPS6115464B2 (ja) | ||
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| JPS5922587Y2 (ja) | 乱数発生装置 | |
| JPS5940665Y2 (ja) | べき乗演算制御装置 | |
| GB2064835A (en) | Power consumption control system for electronic digital data processing devices | |
| JPS6258011B2 (ja) | ||
| JPS5819615Y2 (ja) | 小型電子機器 | |
| JPH0573634A (ja) | 消費電力計算手法 | |
| JPH021626Y2 (ja) | ||
| JPS6110231Y2 (ja) |