JP2889331B2 - 小型携帯電子機器 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は小型携帯電子機器の情報入力装置の改良に関
するものである。

〔従来の技術〕

従来、携帯型計算機や、電子手帳のような小型携帯電
子機器にはキーボードやキー走査装置によって構成され
た情報入力装置が設けられ、その誤動作防止対策や、低
消費電力対策が種々提案されておる。例えば特公昭57−
27490号公報には本願の従来例にあたる情報入力装置が
開示されている。上記情報入力装置は第４図の波形図に
みられるごとく、動作期間を演算装置が動作してデータ
演算を行っている演算区間と、演算装置が動作していな
い非演算区間とに区分し、非演算区間はキー走査装置を
動作させてキーボードの走査を行うことによりキーの受
付状態とし、演算区間、すなわち演算装置がデータ演算
を開始するとキー走査装置を停止させてキーの受付を禁
止するように構成されている。

以下、第３図と第４図を基に従来例を説明する。

第３図は、キーボード周辺のブロック図であり、マト
リックス状のキーボード３と、キー走査装置４と、キー
検出装置５を示している。前記キー走査装置４はバイナ
リカウンタ401と、該カウンタ401の出力をデコードしキ
ー走査信号S1〜S4を出力するデコーダ402で構成されて
いる。前記キー検出装置５は複数のロジックゲート501
〜507によって直接キーの判別を行う回路構成になって
いる。

第４図は、前記キー走査装置４の出力するキー走査信
号S1〜S4と、演算動作モードに対応したタイミングチャ
ートである。

図から明らかなように演算区間は前記キー走査装置４
が停止してキー走査信号S1〜S4が出力されず、非演算区
間になると前記キー走査装置４が動作して走査信号S1〜
S4を出力することによりキーの走査を開始する。

〔発明が解決しようとする課題〕

しかるに前記従来例の方式では非演算区間はすべてキ
ーボード３の走査が行われているためキーの判別入力が
常に可能であるというメリットがあるが、反面前記非演
算区間は常にキー走査装置４とキー検出装置５及び前記
検出データを判断する回路や複雑な判断プログラムが動
作しているためこの動作による消費電力を増加が問題と
なる。

すなわち電子機器における前記演算区間と非演算区間
とを比べるとCPUの高速化にともなって演算区間がどん
どん短縮しているのに対し、非演算区間は使用者が電源
スイッチをONしてから放置したり、演算中も入力データ
を確認したり演算結果を読み取ったりしている間がすべ
て含まれるため相対的に増加している。

従って、人間工学的にみると圧倒的に非演算区間の比
率が大きくなり、この長い非演算区間をすべてキー走査
することによる消費電力の増加は電子機器の電池寿命に
取って極めて不利となり、特にボタン型電池を電源とす
る小型携帯電子機器にとっては重要な問題となる。

本発明の目的は上記問題点を解決し、非演算区間の消
費電力を軽減することにより電池寿命の長い小型携帯電
子機器を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために本発明の構成は、 システムクロックを出力する発振装置と、該システム
クロックによってデータの演算を行う演算装置と、複数
の行線と複数の列線からなるマトリックスにスイッチキ
ーを配しデータ入力する為のキーボードとを有し、該キ
ーボードの行線または列線の一方に各々の線を走査する
キー走査装置を接続し、前記キーボードの行線または列
線の他の一方にキーの状態を検出するキー検出装置を接
続して成る電子機器において、 前記発振装置は比較的高い周波数の第１の発振装置
と、比較的低い周波数の第２の発振装置と、それらの出
力を選択して前記演算装置に供給する発振制御装置とを
有し、前記演算装置は、前記発振制御装置が前記第１の
発振装置の出力を選択する第１のモードにおいてはキー
走査を行い、前記発振制御装置が前記第２の発振装置の
出力を選択する第２のモードにおいては、前記キー走査
装置を走査停止状態にしてその全走査ラインを同一のア
クティブレベルに保持する事を特徴とし、 また、前記キー検出装置が前記第２のモードにおいて
キーONの信号を検出することにより前記第１のモードに
切り替わる事を特徴とし、 また、前記発振装置は、前記第２のモードでは前記第
１の発振装置の発振を停止させる事を特徴としている。

〔実施例〕

以下図面を基に本発明の実施例を説明する。

第１図は、本発明に於ける携帯電子機器のブロック図
であり、 １はデータを表示する表示装置。２はデータバスであ
り、各々の装置とのデータ転送に用いる。

10は所定のシステムを動作させるための基準となるク
ロック信号、すなわちシステムクロックを発生する発振
装置であり、比較的高い周波数の第１のクロックを発生
する第１の発振装置11と、比較的低い周波数の第２のク
ロックを発生する第２の発振装置12とそれらの出力を制
御する発振制御装置13と、前記第２の発振装置12の出力
を分周し時間基準信号を出力するタイマー装置14から成
る。

20は演算装置であり、演算中と非演算中に各々対応し
た第１、第２のモードを選択しその選択信号Smを出力す
るモード選択手段21と、プログラムによって各種演算を
行うCPU22と、該CPU22と他の装置とのデータ転送を制御
するI/O制御装置23を有する。

40はキー走査装置であり、ラッチ回路41と、該ラッチ
回路41の出力端子に接続されたオープンドレーン型のト
ランジスタ421〜42nで構成され、アクティブレベル“L"
と、オープン状態とのキー走査信号KS1〜KSnを出力す
る。

50はキー検出装置であり、データバッファ51と、プル
アップ抵抗52とで構成され、キーボード３のキー走査信
号KS1〜KSnを入力することによりキー状態を検出する。

第２図は、キーボード３のキー操作状態を示すKey信
号と、前記モード選択手段21のモード選択状態を示すBU
SYと、キー走査装置40のキー走査信号KS1〜KSnと、前記
演算装置20の処理状態と、前記発振装置10のクロック選
択状態と、前記第１の発振装置11の発振状態の各々のタ
イミングを示したタイミングチャートである。以下第１
図、第２図により動作を説明する。

まず装置の電源がONとなり、かつキーボード３が操作
されていない状態では第２図に示すごとくKey信号は
“L"レベルのキー入力待で前記モード選択手段21は第２
のモードに保持されている。この結果 前記発振制御装
置13はモード選択手段21からの選択信号Smにより第２の
発振装置12からの比較的低い周波数の第２のクロックを
選択し、該第２のクロックを前記演算装置20に駆動クロ
ックとして供給する。

また、前記選択信号SmがCPU22に供給されることによ
ってCPU22はI/O制御装置23を介して前記キー走査装置40
を走査停止状態にし、その全走査ラインに接続された各
トランジスタ421〜42nの出力信号KS1〜KSnを全て同一の
アクティブレベルに保持する。すなわちキー走査装置40
はキーボード３の走査を停止することによって消費電力
の節減を行うものである。このモードに於いては前記演
算装置20はキーON信号の有無のみを判断する比較的単純
なプログラムを予め定められた時間間隔で動作させてい
る。

次にT1のタイミングで前記キーボード３の１つのキー
（どのキーでも可）が操作されるとそのキーON信号はキ
ー検出装置50により前記演算装置20のCPU22に読み込ま
れることによりCPU22はモード切り換え信号M1を出力し
て前記モード選択手段21を第１のモードに反転させる。
この結果、前記発振制御装置13は選択信号Smにより前記
第１の発振装置11からの比較的高い周波数の第１のクロ
ックを選択状態にし、この第１のクロックを前記演算装
置20に駆動クロックとして供給する。

また、前記CPU22は前記選択信号Smが切り換わること
によって動作を開始し、高速な第１のクロックによって
予め定められた時間間隔のキー走査データを発生し、該
データをI/O制御装置23を介して前記キー走査装置40の
ラッチ回路41に順次ラッチしていく。この結果前記キー
走査装置40はキー走査信号KS1〜KSnを発生することによ
ってキーボード３のキー走査を開始し、前記キー検出装
置50と前記演算装置20とによってキー判別動作が行われ
る。そして前記キー判別動作によって入力されたキーボ
ード３からの入力情報によってCPU22がデータ演算を開
始し、演算処理とキー判別を繰り返す。

具体的な処理動作としては、前記キー走査装置40のキ
ー走査中に前記演算装置20のCPU22が前記キー検出装置5
0のデータを読み込む。

走査したラインでONしたキーが検出できないときには
ビットシフトを行い次ラインに走査を移行する。この動
作を全走査ラインの数だけ繰り返しONされたキーを判別
し、該キーに対応した処理を行う。該処理が終了し、か
つキーが全てOFFとなった時に演算終了信号M2を出力す
る。

すなわち第２図に示すごとくT2のタイミングにてキー
がOFFとなっても前記演算装置20が演算動作を行ってい
る間は第１のモードが持続されており、T3のタイミング
に於いて前記演算装置20がキーボード３の操作に伴う一
連の演算処理を終了して演算終了信号M2を出力し、前記
モード選択手段21の選択状態を反転させることによって
前記第２のモードに復帰する。そしてこのキー入力待の
第２のモードは、次にキーボード３が操作され、そのキ
ーON信号によってモード選択手段21のモードが反転され
るまで継続される。

更に、第５図は本発明の他の実施例図である。

100は１チップマイコンであり、前記第３図に於ける
発振装置10と、前記演算装置20と、前記キー走査装置40
と、前記キー検出装置50とを複数のI/Oポートから成る
１チップのマイコン上に構成した実施例図である。最近
の半導体製造技術によって、高集積化、大面積化が可能
となり実現でき、複数の外部に実装するチップを容易に
内蔵することができるようになった。

〔発明の効果〕

本発明によれば、キー入力待の非常に大きな時間比率
の期間はキー走査装置やキー走査処理プログラムを停止
することができ、それに消費される消費電力を大幅に削
減できる。

また、１チップマイコンで構成すれば、各々の装置を
個々のチップで構成するより実装密度が大幅に向上し、
小型、薄型化に大きな効果がある。

【図面の簡単な説明】

第１図は、本発明の小型携帯電子機器の１実施例のブロ
ック図であり、第２図は、本発明の小型携帯電子機器の
動作タイミングチャートであり、第３図は従来のマトリ
ックスキーボードによる情報入力装置のブロック図であ
り、第４図は従来のマトリックスキーボードによる情報
入力装置の動作タイミングチャートであり、第５図は本
発明の小型携帯電子機器の他の実施例のブロック図であ
る。 10……発振装置、20……演算装置、40……キー走査装
置、50……キー検出装置、100……１チップマイコン。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】システムクロックを出力する発振装置と、
   該システムクロックによってデータの演算を行う演算装
   置と、複数の行線と複数の列線からなるマトリックスに
   スイッチキーを配しデータ入力する為のキーボードとを
   有し、該キーボードの行線または列線の一方に各々の線
   を走査するキー走査装置を接続し、前記キーボードの行
   線または列線の他の一方にキーの状態を検出するキー検
   出装置を接続して成る小型携帯電子機器において、 前記発振装置は比較的高い周波数の第１の発振装置と、
   比較的低い周波数の第２の発振装置と、それらの出力を
   選択して前記演算装置に供給する発振制御装置とを有
   し、前記演算装置は、前記発振制御装置が前記第１の発
   振装置の出力を選択する第１のモードにおいてはキー走
   査を行い、前記発振制御装置が前記第２の発振装置の出
   力を選択する第２のモードにおいては、前記キー走査装
   置を走査停止状態にしてその全走査ラインを同一のアク
   ティブレベルに保持する事を特徴とする小型携帯電子機
   器。
2. 【請求項２】前記キー検出装置が前記第２のモードにお
   いてキーONの信号を検出することにより前記第１のモー
   ドに切り替わる事を特徴とする請求項１記載の小型携帯
   電子機器。
3. 【請求項３】前記発振装置は、前記第２のモードでは前
   記第１の発振装置の発振を停止させる事を特徴とする請
   求項１または２記載の小型携帯電子機器。