JPH05134795A - キースキヤン回路 - Google Patents
キースキヤン回路Info
- Publication number
- JPH05134795A JPH05134795A JP3294401A JP29440191A JPH05134795A JP H05134795 A JPH05134795 A JP H05134795A JP 3294401 A JP3294401 A JP 3294401A JP 29440191 A JP29440191 A JP 29440191A JP H05134795 A JPH05134795 A JP H05134795A
- Authority
- JP
- Japan
- Prior art keywords
- key
- cpu
- scan
- input
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】
【目的】 本発明はキースキャン回路に関し、キースキ
ャンに必要なＣＰＵの入出力ポート数を減少し、小さな
スペースに実装できることを目的とする。 【構成】 キースキャン部（３０）は、複数のカラムラ
インとローラインとを接続されており、カラムラインと
ローラインとの交点に設けられた複数のキーの操作によ
るキー入力を読取る。制御部（３１）は、キースキャン
部で読取ったキー入力のスキャンデータをＣＰＵ（２
０）にシリアル転送する。
ャンに必要なＣＰＵの入出力ポート数を減少し、小さな
スペースに実装できることを目的とする。 【構成】 キースキャン部（３０）は、複数のカラムラ
インとローラインとを接続されており、カラムラインと
ローラインとの交点に設けられた複数のキーの操作によ
るキー入力を読取る。制御部（３１）は、キースキャン
部で読取ったキー入力のスキャンデータをＣＰＵ（２
０）にシリアル転送する。
Description
【０００１】
【産業上の利用分野】本発明はキースキャン回路に関
し、複数キーの操作を読取るキースキャン回路に関す
る。
し、複数キーの操作を読取るキースキャン回路に関す
る。
【０００２】
【従来の技術】一般の電話機（プッシュホン）は１２個
のキーを有しているが、セルラー方式の移動端末（携帯
電話）では２０個のキーを有している。
のキーを有しているが、セルラー方式の移動端末（携帯
電話）では２０個のキーを有している。
【０００３】従来のセルラー方式の移動端末では図 に
示す如く、ＣＰＵ１０の４個の入力ポート１０ａ〜１０
ｄに接続されたローラインと５個の出力ポート１０ｅ〜
１０ｉ夫々に接続されたカラムラインとの各交点にロー
ラインとカラムラインとを接続するスイッチとしての複
数のキー１１を設け、出力ポート１０ｅ〜１０ｉを順次
Ｌレベルとして、そのときの入力ポート１０ａ〜１０ｄ
のレベルからどのキーが操作されたかを読取る。
示す如く、ＣＰＵ１０の４個の入力ポート１０ａ〜１０
ｄに接続されたローラインと５個の出力ポート１０ｅ〜
１０ｉ夫々に接続されたカラムラインとの各交点にロー
ラインとカラムラインとを接続するスイッチとしての複
数のキー１１を設け、出力ポート１０ｅ〜１０ｉを順次
Ｌレベルとして、そのときの入力ポート１０ａ〜１０ｄ
のレベルからどのキーが操作されたかを読取る。
【０００４】
【発明が解決しようとする課題】従来はＣＰＵ１０の入
出力ポートをキースキャン専用に９個使用する必要があ
る。このため移動端末の機能追加等により、この追加さ
れた処理に必要な入出力ポートの数が増加すると、ＣＰ
Ｕ１０の入出力ポート数が不足してしまう場合がある。
出力ポートをキースキャン専用に９個使用する必要があ
る。このため移動端末の機能追加等により、この追加さ
れた処理に必要な入出力ポートの数が増加すると、ＣＰ
Ｕ１０の入出力ポート数が不足してしまう場合がある。
【０００５】このため、例えばＣＰＵ１０として６４ピ
ンのもので入出力ポート数が不足し、これを８０ピンの
ものに変更しようとした場合、ＣＰＵ１０の面積は略1.
4 倍に増加して実装スペースが大きくなり、移動端末の
小型化を妨げるという問題があった。
ンのもので入出力ポート数が不足し、これを８０ピンの
ものに変更しようとした場合、ＣＰＵ１０の面積は略1.
4 倍に増加して実装スペースが大きくなり、移動端末の
小型化を妨げるという問題があった。
【０００６】本発明は上記の点に鑑みなされたもので、
キースキャンに必要なＣＰＵの入出力ポート数を減少
し、小さなスペースに実装できるキースキャン回路を提
供することを目的とする。
キースキャンに必要なＣＰＵの入出力ポート数を減少
し、小さなスペースに実装できるキースキャン回路を提
供することを目的とする。
【０００７】
【課題を解決するための手段】本発明のキースキャン回
路は、複数のカラムラインとローラインとを接続されて
おり、カラムラインとローラインとの交点に設けられた
複数のキーの操作によるキー入力を読取るキースキャン
部と、該キースキャン部で読取ったキー入力のスキャン
データをＣＰＵにシリアル転送する制御部とを有する。
路は、複数のカラムラインとローラインとを接続されて
おり、カラムラインとローラインとの交点に設けられた
複数のキーの操作によるキー入力を読取るキースキャン
部と、該キースキャン部で読取ったキー入力のスキャン
データをＣＰＵにシリアル転送する制御部とを有する。
【０００８】また、制御部はキースキャン部でキー入力
を読取ったときにＣＰＵに割込みを行ない、ＣＰＵの応
答の後にキー入力のスキャンデータをＣＰＵにシリアル
転送する。
を読取ったときにＣＰＵに割込みを行ない、ＣＰＵの応
答の後にキー入力のスキャンデータをＣＰＵにシリアル
転送する。
【０００９】また、キースキャン部で読取ったキー入力
のスキャンデータを保持して制御部に供給するバッファ
を有する。
のスキャンデータを保持して制御部に供給するバッファ
を有する。
【００１０】
【作用】本発明においては、キースキャン回路にカラム
ラインとローラインを接続して、キー入力のスキャンデ
ータをシリアルにＣＰＵに供給するため、キースキャン
のために必要なＣＰＵの入出力ポート数が減少する。
ラインとローラインを接続して、キー入力のスキャンデ
ータをシリアルにＣＰＵに供給するため、キースキャン
のために必要なＣＰＵの入出力ポート数が減少する。
【００１１】また、ＣＰＵに割込みを行ないＣＰＵの準
備が整った後でスキャンデータを転送するため、キー入
力のないときＣＰＵを停止させて消費電力を低減でき
る。
備が整った後でスキャンデータを転送するため、キー入
力のないときＣＰＵを停止させて消費電力を低減でき
る。
【００１２】また、バッファを有するため、ＣＰＵに割
込みを行なってスキャンデータの転送を開始するまでの
期間に読取られたスキャンデータが失われることがな
い。
込みを行なってスキャンデータの転送を開始するまでの
期間に読取られたスキャンデータが失われることがな
い。
【００１３】
【実施例】図２は本発明のキースキャン回路を適用した
移動端末の要部のブロック図を示す。
移動端末の要部のブロック図を示す。
【００１４】同図中、２０はキースキャン回路であり、
入力ポートＲ１〜Ｒ４夫々にはローライン２１ａ〜２１
ｄが接続され、出力ポートＣ１〜Ｃ５夫々にはカラムラ
イン２２ａ〜２２ｅが接続されている。ローライン２１
ａ〜２１ｄ夫々とカラムライン２２ａ〜２２ｅ夫々との
交点にはローラインとカラムラインとを接続するスイッ
チとしての複数のキー２３が設けられている。
入力ポートＲ１〜Ｒ４夫々にはローライン２１ａ〜２１
ｄが接続され、出力ポートＣ１〜Ｃ５夫々にはカラムラ
イン２２ａ〜２２ｅが接続されている。ローライン２１
ａ〜２１ｄ夫々とカラムライン２２ａ〜２２ｅ夫々との
交点にはローラインとカラムラインとを接続するスイッ
チとしての複数のキー２３が設けられている。
【００１５】キースキャン回路２０は４本のインタフェ
ース線２４ａ〜２４ｄによりＣＰＵ２５と接続されてい
る。
ース線２４ａ〜２４ｄによりＣＰＵ２５と接続されてい
る。
【００１６】図１はキースキャン回路２０のブロック図
を示す。同図中、キースキャン回路２０はキースキャン
部３０と制御部３１と、バッファ３２と、コンフィグレ
ジスタ３３と、発振器（ＯＳＣ）３４とより構成されて
いる。
を示す。同図中、キースキャン回路２０はキースキャン
部３０と制御部３１と、バッファ３２と、コンフィグレ
ジスタ３３と、発振器（ＯＳＣ）３４とより構成されて
いる。
【００１７】キースキャン部３０は出力ポートＣ１〜Ｃ
５のうちの１つを順次Ｌレベルとして、そのときの入力
ポートＲ１〜Ｒ４夫々のレベルを読取って複数のキー２
３のうちのどのキーが操作されたかを読取る。ここでは
Ｌレベルのカラムラインに接続されたキーのうち、押動
操作されたキーに接続されたローラインの入力ポートの
みがＬレベルとなり、このキー入力がキースキャン部３
０に読取られる。
５のうちの１つを順次Ｌレベルとして、そのときの入力
ポートＲ１〜Ｒ４夫々のレベルを読取って複数のキー２
３のうちのどのキーが操作されたかを読取る。ここでは
Ｌレベルのカラムラインに接続されたキーのうち、押動
操作されたキーに接続されたローラインの入力ポートの
みがＬレベルとなり、このキー入力がキースキャン部３
０に読取られる。
【００１８】キースキャン部３０で読取られたキー入力
のスキャンデータはバッファ３２を介して制御部３１に
供給され、制御部３１からＣＰＵ２５に供給される。上
記キースキャン部３０，制御部３１，バッファ３２夫々
にはＯＳＣ３４で発生されたクロックが供給されてお
り、キースキャン部３０，バッファ３２は制御部３１よ
りスタートパルスを供給されてキースキャンの開始タイ
ミング、スキャンデータの格納及び読出しタイミングを
指示されている。
のスキャンデータはバッファ３２を介して制御部３１に
供給され、制御部３１からＣＰＵ２５に供給される。上
記キースキャン部３０，制御部３１，バッファ３２夫々
にはＯＳＣ３４で発生されたクロックが供給されてお
り、キースキャン部３０，バッファ３２は制御部３１よ
りスタートパルスを供給されてキースキャンの開始タイ
ミング、スキャンデータの格納及び読出しタイミングを
指示されている。
【００１９】バッファ３２はキースキャン部３０がスキ
ャンした複数のキー２３のスキャンデータを少なくとも
３回分格納できる。
ャンした複数のキー２３のスキャンデータを少なくとも
３回分格納できる。
【００２０】コンフィグレジスタ３３は図３に示す如
く、不揮発性の８ビットレジスタであり、上位３ビット
にはキースキャンモードを格納し、ビット７が１のとき
第１スキャンモード、ビット６が１のとき第２スキャン
モード、ビット５が１のとき第３スキャンモードを表わ
す。ビット４はダイアルトーン発生の有無を表わし、ビ
ット３はデータ転送モードが割込みモードかノーマルモ
ードかを表わす。
く、不揮発性の８ビットレジスタであり、上位３ビット
にはキースキャンモードを格納し、ビット７が１のとき
第１スキャンモード、ビット６が１のとき第２スキャン
モード、ビット５が１のとき第３スキャンモードを表わ
す。ビット４はダイアルトーン発生の有無を表わし、ビ
ット３はデータ転送モードが割込みモードかノーマルモ
ードかを表わす。
【００２１】コンフィグレジスタ３３にモードデータを
設定する場合は図４（Ａ）に示す如く、ＣＰＵ２５から
キースキャン回路２０の端子３５ｂに図４（Ｃ）に示す
如きライト信号を供給する。これによって制御部３１が
端子３５ａより図４（Ａ）に示すレディー信号をＣＰＵ
２５に返送すると、ＣＰＵ２５は制御部３１に端子３５
ｃ，３５ｄ夫々から図４（Ｄ），（Ｅ）に示す如きモー
ドデータ及びクロックを供給し、このモードデータが制
御部３１から内部バス３６を経てコンフィグレジスタ３
３に設定される。
設定する場合は図４（Ａ）に示す如く、ＣＰＵ２５から
キースキャン回路２０の端子３５ｂに図４（Ｃ）に示す
如きライト信号を供給する。これによって制御部３１が
端子３５ａより図４（Ａ）に示すレディー信号をＣＰＵ
２５に返送すると、ＣＰＵ２５は制御部３１に端子３５
ｃ，３５ｄ夫々から図４（Ｄ），（Ｅ）に示す如きモー
ドデータ及びクロックを供給し、このモードデータが制
御部３１から内部バス３６を経てコンフィグレジスタ３
３に設定される。
【００２２】コンフィグレジスタ３３は常時ビット７〜
５をキースキャン部３０に供給し、ビット４，３を制御
部３１に供給する。
５をキースキャン部３０に供給し、ビット４，３を制御
部３１に供給する。
【００２３】キースキャン部３０はコンフィグレジスタ
３３より第１スキャンモードを指示されると、出力ポー
トＣ１〜Ｃ３と入力ポートＲ１〜Ｒ４とをアクティブ状
態として最大１２個のキーをスキャンし、第２スキャン
モードを指示されると、出力ポートＣ１〜Ｃ４と入力ポ
ートＲ１〜Ｒ４とをアクティブ状態として最大１５個の
キーをスキャンし、第３スキャンモードを指示される
と、出力ポートＣ１〜Ｃ５と入力ポートＲ１〜Ｒ４とを
アクティブ状態として最大２０個のキーをスキャンす
る。
３３より第１スキャンモードを指示されると、出力ポー
トＣ１〜Ｃ３と入力ポートＲ１〜Ｒ４とをアクティブ状
態として最大１２個のキーをスキャンし、第２スキャン
モードを指示されると、出力ポートＣ１〜Ｃ４と入力ポ
ートＲ１〜Ｒ４とをアクティブ状態として最大１５個の
キーをスキャンし、第３スキャンモードを指示される
と、出力ポートＣ１〜Ｃ５と入力ポートＲ１〜Ｒ４とを
アクティブ状態として最大２０個のキーをスキャンす
る。
【００２４】制御部３１はコンフィグレジスタ３３から
ノーマルモードを指示されると、図５（Ａ）に示す如
く、バッファ３２より供給されたスキャンデータを端子
３５ｃから図５（Ｂ）に示す如くシリアルに出力してＣ
ＰＵ２０に供給すると共に、端子３５ｄから図５（Ｃ）
に示す転送用のクロックをＣＰＵ２０に供給する。この
場合ＣＰＵ２０はインタフェース線２４ｃ，２４ｄを常
時監視することが条件となる。
ノーマルモードを指示されると、図５（Ａ）に示す如
く、バッファ３２より供給されたスキャンデータを端子
３５ｃから図５（Ｂ）に示す如くシリアルに出力してＣ
ＰＵ２０に供給すると共に、端子３５ｄから図５（Ｃ）
に示す転送用のクロックをＣＰＵ２０に供給する。この
場合ＣＰＵ２０はインタフェース線２４ｃ，２４ｄを常
時監視することが条件となる。
【００２５】また、制御部３１はコンフィグレジスタ３
３から割込み転送モードを指示されると、図６（Ａ）に
示す如く、端子３５ａから図６（Ｂ）に示す割込み信号
をＣＰＵ２０に供給する。ＣＰＵ２０がスキャンデータ
入力可能な状態になり、図６（Ｃ）に示すデータ信号が
制御部３１の端子３５ｂに供給されると、制御部３１は
バッファ３２より供給されたスキャンデータを端子３５
ｃより図６（Ｄ）に示す如くシリアルに出力してＣＰＵ
２０に供給すると共に端子３５ｄから図６（Ｅ）に示す
転送用のクロックをＣＰＵ２０に供給する。
３から割込み転送モードを指示されると、図６（Ａ）に
示す如く、端子３５ａから図６（Ｂ）に示す割込み信号
をＣＰＵ２０に供給する。ＣＰＵ２０がスキャンデータ
入力可能な状態になり、図６（Ｃ）に示すデータ信号が
制御部３１の端子３５ｂに供給されると、制御部３１は
バッファ３２より供給されたスキャンデータを端子３５
ｃより図６（Ｄ）に示す如くシリアルに出力してＣＰＵ
２０に供給すると共に端子３５ｄから図６（Ｅ）に示す
転送用のクロックをＣＰＵ２０に供給する。
【００２６】つまり、キー入力がない状態はＣＰＵ２０
をスリープモード又はストップモードとして停止させＣ
ＰＵ２０の消費電力を低下させておき、キー入力によっ
て制御部３１からＣＰＵ２０に対して割込みをかけ、Ｃ
ＰＵ２０が動作を開始してデータ入力可能な状態となっ
た後にスキャンデータをＣＰＵ２０に転送することがで
きる。停止中のＣＰＵ２０が割込みによりデータ入力可
能な状態となるまでに略８０msecの時間を要するため、
この間のスキャンデータを保持するためにバッファ３２
が設けられている。なお、キースキャン部３０による１
回のスキャンに略４０msecの時間がかかるため、バッフ
ァ３２は３回分のスキャンのスキャンデータを保持する
ように選定している。
をスリープモード又はストップモードとして停止させＣ
ＰＵ２０の消費電力を低下させておき、キー入力によっ
て制御部３１からＣＰＵ２０に対して割込みをかけ、Ｃ
ＰＵ２０が動作を開始してデータ入力可能な状態となっ
た後にスキャンデータをＣＰＵ２０に転送することがで
きる。停止中のＣＰＵ２０が割込みによりデータ入力可
能な状態となるまでに略８０msecの時間を要するため、
この間のスキャンデータを保持するためにバッファ３２
が設けられている。なお、キースキャン部３０による１
回のスキャンに略４０msecの時間がかかるため、バッフ
ァ３２は３回分のスキャンのスキャンデータを保持する
ように選定している。
【００２７】このように、キースキャン回路２０にカラ
ムライン及びローラインを全て接続してキースキャン回
路２０を４本のインタフェース線２４ａ〜２４ｄでＣＰ
Ｕ２５に接続するため、ＣＰＵ２５の入出力ポート数は
従来より５ピンだけ減少し、端末機能を追加することに
より必要となる入出力ポートの数が増加してもＣＰＵ２
５の入出力ポート数が不足することはなく、ＣＰＵ２５
として６４ピンのものから８０ピンのものに変更する必
要がない。このキースキャン回路２０の面積はＣＰＵ２
５の面積の0.3 倍程度は必要となるが、キースキャン回
路２０はＣＰＵ２５と別体の半導体集積回路であるの
で、小さな空きスペースにチップ・オン・ボード（ＣＯ
Ｂ），テープ・オートメーテッド・ボンディング（ＴＡ
Ｂ）等の技術を用いて容易に実装することができ、移動
端末の小型化を何ら妨げることがない。
ムライン及びローラインを全て接続してキースキャン回
路２０を４本のインタフェース線２４ａ〜２４ｄでＣＰ
Ｕ２５に接続するため、ＣＰＵ２５の入出力ポート数は
従来より５ピンだけ減少し、端末機能を追加することに
より必要となる入出力ポートの数が増加してもＣＰＵ２
５の入出力ポート数が不足することはなく、ＣＰＵ２５
として６４ピンのものから８０ピンのものに変更する必
要がない。このキースキャン回路２０の面積はＣＰＵ２
５の面積の0.3 倍程度は必要となるが、キースキャン回
路２０はＣＰＵ２５と別体の半導体集積回路であるの
で、小さな空きスペースにチップ・オン・ボード（ＣＯ
Ｂ），テープ・オートメーテッド・ボンディング（ＴＡ
Ｂ）等の技術を用いて容易に実装することができ、移動
端末の小型化を何ら妨げることがない。
【００２８】
【発明の効果】上述の如く、本発明のキースキャン回路
によれば、キースキャンに必要なＣＰＵの入出力ポート
数を減少し、小さなスペースに実装でき、また、キー入
力時にＣＰＵに割込みを行なってスキャンデータを転送
することにより、ＣＰＵの消費電力を低減でき、実用上
きわめて有用である。
によれば、キースキャンに必要なＣＰＵの入出力ポート
数を減少し、小さなスペースに実装でき、また、キー入
力時にＣＰＵに割込みを行なってスキャンデータを転送
することにより、ＣＰＵの消費電力を低減でき、実用上
きわめて有用である。
【図１】本発明回路のブロック図である。
【図２】本発明回路を適用した移動端末の要部のブロッ
ク図である。
ク図である。
【図３】コンフィグレジスタの構成図である。
【図４】コンフィグレジスタのデータ設定を説明するた
めの図である。
めの図である。
【図５】ノーマルモードを説明するための図である。
【図６】割込みモードを説明するための図である。
【図７】従来の移動端末の要部のブロック図である。
２０ ＣＰＵ ３０ キースキャン部 ３１ 制御部 ３２ バッファ ３３ コンフィグレジスタ
Claims (4)
- 【請求項１】 複数のカラムラインとローラインとを接
続されており、該カラムラインとローラインとの交点に
設けられた複数のキーの操作によるキー入力を読取るキ
ースキャン部（３０）と、 該キースキャン部で読取ったキー入力のスキャンデータ
をＣＰＵ（２０）にシリアル転送する制御部（３１）と
を有することを特徴とするキースキャン回路。 - 【請求項２】 該制御部（３１）はキースキャン部（３
０）でキー入力を読取ったときに該ＣＰＵ（２０）に割
込みを行ない、該ＣＰＵの応答の後にキー入力のスキャ
ンデータを該ＣＰＵにシリアル転送することを特徴とす
る請求項１記載のキースキャン回路。 - 【請求項３】 請求項２記載のキースキャン回路におい
て、 キースキャン部（３０）で読取ったキー入力のスキャン
データを保持して該制御部（３１）に供給するバッファ
（３２）を有することを特徴とするキースキャン回路。 - 【請求項４】 請求項３記載のキースキャン回路におい
て、 該制御部（３）でキーデータをそのまま該ＣＰＵ（２
０）に転送するか、又は割込みの後で転送するかのデー
タ転送モード、及び該キースキャン部（３０）で読取る
カラムライン及びローラインの数を変更するスキャンモ
ードを設定するレジスタ（３３）を有することを特徴と
するキースキャン回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3294401A JPH05134795A (ja) | 1991-11-11 | 1991-11-11 | キースキヤン回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3294401A JPH05134795A (ja) | 1991-11-11 | 1991-11-11 | キースキヤン回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05134795A true JPH05134795A (ja) | 1993-06-01 |
Family
ID=17807264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3294401A Pending JPH05134795A (ja) | 1991-11-11 | 1991-11-11 | キースキヤン回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05134795A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011171811A (ja) * | 2010-02-16 | 2011-09-01 | Fujitsu Toshiba Mobile Communications Ltd | キースキャン装置および電子機器 |
| JP2016012198A (ja) * | 2014-06-27 | 2016-01-21 | 日本無線株式会社 | スリープ機能付き電子機器 |
| CN116566398A (zh) * | 2023-07-12 | 2023-08-08 | 上海灵动微电子股份有限公司 | 键盘扫描方法 |
-
1991
- 1991-11-11 JP JP3294401A patent/JPH05134795A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011171811A (ja) * | 2010-02-16 | 2011-09-01 | Fujitsu Toshiba Mobile Communications Ltd | キースキャン装置および電子機器 |
| JP2016012198A (ja) * | 2014-06-27 | 2016-01-21 | 日本無線株式会社 | スリープ機能付き電子機器 |
| CN116566398A (zh) * | 2023-07-12 | 2023-08-08 | 上海灵动微电子股份有限公司 | 键盘扫描方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7233541B2 (en) | Storage device | |
| US8072819B2 (en) | Memory device with parallel interface | |
| EP1762937A1 (en) | Linkage operation method and mobile communication terminal | |
| JPS62152050A (ja) | 半導体メモリ | |
| US20050198418A1 (en) | Multilayer system and clock control method | |
| JPH05134973A (ja) | データ転送装置 | |
| KR100805836B1 (ko) | 버스 폭 설정 장치, 디스플레이 장치 그리고 버스 폭 설정방법 | |
| JP2993466B2 (ja) | 情報処理装置 | |
| US5884074A (en) | Microcomputer utilizing flash memory for data storage | |
| JPH05134795A (ja) | キースキヤン回路 | |
| JPH0652070A (ja) | 集積回路のデータ保護装置およびデータ保護方法 | |
| US20030200470A1 (en) | Microcontroller | |
| US20050083281A1 (en) | Display device | |
| US7058842B2 (en) | Microcontroller with multiple function blocks and clock signal control | |
| JP2003150136A (ja) | Ｌｃｄドライバタイミング制御方法 | |
| JPH1185724A (ja) | Ｃｐｕモード切替回路 | |
| JP2889331B2 (ja) | 小型携帯電子機器 | |
| JP4190969B2 (ja) | バスシステム及びａｍｂａにおけるバス調停システム | |
| JP3128060B2 (ja) | 多機能並行処理型電子装置 | |
| JP2003015609A (ja) | 表示装置およびそれを用いた携帯機器 | |
| JPH08106338A (ja) | マイクロコントローラ | |
| JP2776785B2 (ja) | シリアルデータ転送装置 | |
| JP2647962B2 (ja) | 表示制御装置 | |
| JP2000259559A (ja) | シリアルインタフェース回路 | |
| JP2734312B2 (ja) | メモリ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010410 |