JPS6128944B2 - - Google Patents
Info
- Publication number
- JPS6128944B2 JPS6128944B2 JP56181515A JP18151581A JPS6128944B2 JP S6128944 B2 JPS6128944 B2 JP S6128944B2 JP 56181515 A JP56181515 A JP 56181515A JP 18151581 A JP18151581 A JP 18151581A JP S6128944 B2 JPS6128944 B2 JP S6128944B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- converter
- delay element
- signal
- digital value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
- G01R13/225—Circuits therefor particularly adapted for storage oscilloscopes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、波形記憶回路に関するものである。
高速で変化する現象を観測するには、通常オシロ
スコープなどの測定器が使用される。しかし、普
通のオシロスコープなどでは、現象を逐次ブラウ
ン管上に表示することはできても、その現象の波
形を長期間にわたり保持し続けたり、その波形を
後日繰り返しブラウン管上に表示することは困難
である。本発明は、このような高速に変化するア
ナログ信号を長期間にわたり記憶することができ
る回路に関するものである。
高速で変化する現象を観測するには、通常オシロ
スコープなどの測定器が使用される。しかし、普
通のオシロスコープなどでは、現象を逐次ブラウ
ン管上に表示することはできても、その現象の波
形を長期間にわたり保持し続けたり、その波形を
後日繰り返しブラウン管上に表示することは困難
である。本発明は、このような高速に変化するア
ナログ信号を長期間にわたり記憶することができ
る回路に関するものである。
本発明において提供する波形記憶回路は主とし
てウエーブメモライザやメモリー式のレコーダな
どの波形観測機器などに利用され得る。このよう
な波形観測機器においては、単一の信号のみを記
録するだけでなく、複数の現象を同時に記録でき
るように多チヤンネル入力の構成となつているも
のもある。
てウエーブメモライザやメモリー式のレコーダな
どの波形観測機器などに利用され得る。このよう
な波形観測機器においては、単一の信号のみを記
録するだけでなく、複数の現象を同時に記録でき
るように多チヤンネル入力の構成となつているも
のもある。
第１図は、２チヤンネルからなる従来の波形記
憶回路を示す図である。第１図において、１，２
は増幅器、３，４はアナログ信号をデイジタル信
号に変換するＡ・Ｄ変換器、５，６はデイジタル
信号を記憶するメモリーである。各増幅器とＡ・
Ｄ変換器とメモリーは、第１図に示す如く直列に
接続され、１チヤンネル分の波形記憶回路を構成
している。
憶回路を示す図である。第１図において、１，２
は増幅器、３，４はアナログ信号をデイジタル信
号に変換するＡ・Ｄ変換器、５，６はデイジタル
信号を記憶するメモリーである。各増幅器とＡ・
Ｄ変換器とメモリーは、第１図に示す如く直列に
接続され、１チヤンネル分の波形記憶回路を構成
している。
第１図の回路の動作は次の如くである。入力端
子ａに印加されたアナログ信号は、増幅器１によ
り適切な大きさに増幅（増幅度１以下の場合も含
む）され次段のＡ・Ｄ変換器３に導入される。
Ａ・Ｄ変換器３においては、コントローラ（図示
せず）からの信号S1に同期して入力したアナログ
信号をサンプリングし、順次これをデイジタル信
号に変換する。このデイジタル信号は、メモリー
５に導入され、そこに記憶される。この様にして
メモリー５には、測定対象のアナログ信号がデイ
ジタル値として記憶される。入力端子ｂに印加さ
れたアナログ信号も上述と全く同様な動作によつ
てメモリー６に記憶される。
子ａに印加されたアナログ信号は、増幅器１によ
り適切な大きさに増幅（増幅度１以下の場合も含
む）され次段のＡ・Ｄ変換器３に導入される。
Ａ・Ｄ変換器３においては、コントローラ（図示
せず）からの信号S1に同期して入力したアナログ
信号をサンプリングし、順次これをデイジタル信
号に変換する。このデイジタル信号は、メモリー
５に導入され、そこに記憶される。この様にして
メモリー５には、測定対象のアナログ信号がデイ
ジタル値として記憶される。入力端子ｂに印加さ
れたアナログ信号も上述と全く同様な動作によつ
てメモリー６に記憶される。
一方、高速に変化するアナログ信号をメモリー
５，６へ記憶させるには、高速のＡ・Ｄ変換器が
必要となる。高速のＡ・Ｄ変換器は一般に高価な
ものであり、多チヤンネルからなる波形記憶回路
においては、チヤンネルの数に応じた数のＡ・Ｄ
変換器を備える必要があり好ましいことではな
い。
５，６へ記憶させるには、高速のＡ・Ｄ変換器が
必要となる。高速のＡ・Ｄ変換器は一般に高価な
ものであり、多チヤンネルからなる波形記憶回路
においては、チヤンネルの数に応じた数のＡ・Ｄ
変換器を備える必要があり好ましいことではな
い。
本発明は、以上のような背景に基づいてなされ
たもので、高速のＡ・Ｄ変換器を用いることなく
高速現象を記憶することができる波形記憶回路を
提供しようとするものである。
たもので、高速のＡ・Ｄ変換器を用いることなく
高速現象を記憶することができる波形記憶回路を
提供しようとするものである。
第２図は本発明に係る波形記憶回路の一例を示
す図である。第２図において、２１は増幅器を表
わし第１図で説明したものと同様の機能を有する
ものである。２２はアナログ遅延素子を表わし例
えばBBD（Bucket Brigade Device）などの素子
で構成される。２３は第１図で説明したものと同
様なＡ・Ｄ変換器であるが、第１図のものと異な
り高速な演算スピードの機能を有する必要はな
い。２４はメモリーを表わし第１図で説明したも
のと同様の機能を有する。２５はコントローラを
表わしアナログ遅延素子２２、Ａ・Ｄ変換器２
３、メモリー２４の動作のタイミングを図るなど
回路全体のコントロールを行なうものである。増
幅器２１とアナログ遅延素子２２とＡ・Ｄ変換器
２３とメモリー２４は第２図に示す如く直列に接
続される。
す図である。第２図において、２１は増幅器を表
わし第１図で説明したものと同様の機能を有する
ものである。２２はアナログ遅延素子を表わし例
えばBBD（Bucket Brigade Device）などの素子
で構成される。２３は第１図で説明したものと同
様なＡ・Ｄ変換器であるが、第１図のものと異な
り高速な演算スピードの機能を有する必要はな
い。２４はメモリーを表わし第１図で説明したも
のと同様の機能を有する。２５はコントローラを
表わしアナログ遅延素子２２、Ａ・Ｄ変換器２
３、メモリー２４の動作のタイミングを図るなど
回路全体のコントロールを行なうものである。増
幅器２１とアナログ遅延素子２２とＡ・Ｄ変換器
２３とメモリー２４は第２図に示す如く直列に接
続される。
このように構成された第２図の波形記憶回路の
動作を以下に説明する。入力端子ｃに印加された
測定対象のアナログ信号は増幅器２１により適度
な大きさに増幅され次段に送られる。アナログ遅
延素子２２では、コントローラ２５から送信され
るサンプルクロツクパルス（以下単にクロツクパ
ルスと記す）S2に同期して、サンプル順にその都
度アナログ信号を記憶する。アナログ遅延素子を
多数のBBDで構成すれば、かなりのサンプル数
を記憶することができる。例えば最大4096段にわ
たるBBDが現在市販されている。このBBDは、
クロツクパルスに同期して印加されているアナロ
グ信号を次々と記憶し、所定の段数分のクロツク
パルスを受けて或る期間のアナログ信号を記憶す
ると、次のクロツクパルスからは、前に記憶した
アナログ値を順々に出力するような機能を有する
ものである。従つて、アナログ信号を記憶するま
では、速い周期でクロツクパルスをBBDへ印加
すれば、高速の現象も正確にBBDへ取り込むこ
とができる。
動作を以下に説明する。入力端子ｃに印加された
測定対象のアナログ信号は増幅器２１により適度
な大きさに増幅され次段に送られる。アナログ遅
延素子２２では、コントローラ２５から送信され
るサンプルクロツクパルス（以下単にクロツクパ
ルスと記す）S2に同期して、サンプル順にその都
度アナログ信号を記憶する。アナログ遅延素子を
多数のBBDで構成すれば、かなりのサンプル数
を記憶することができる。例えば最大4096段にわ
たるBBDが現在市販されている。このBBDは、
クロツクパルスに同期して印加されているアナロ
グ信号を次々と記憶し、所定の段数分のクロツク
パルスを受けて或る期間のアナログ信号を記憶す
ると、次のクロツクパルスからは、前に記憶した
アナログ値を順々に出力するような機能を有する
ものである。従つて、アナログ信号を記憶するま
では、速い周期でクロツクパルスをBBDへ印加
すれば、高速の現象も正確にBBDへ取り込むこ
とができる。
一方、BBDへアナログ信号を取り込んだ後
は、比較的ゆつくりした周期でクロツクパルスS2
をBBDへ印加し、その各段に記憶されたアナロ
グ信号をゆつくりと取り出すことができる。
は、比較的ゆつくりした周期でクロツクパルスS2
をBBDへ印加し、その各段に記憶されたアナロ
グ信号をゆつくりと取り出すことができる。
以上のようにアナログ遅延素子２２からは、低
速化されたアナログ信号が出力されるので、Ａ・
Ｄ変換器２３は高速な演算スピードを有する必要
はない。Ａ・Ｄ変換器２３においてアナログ信号
はデイジタル信号に変換され、メモリー２４に記
憶される。その後、メモリー２４の内容は、アナ
ログデータ波形の表示のために供される。
速化されたアナログ信号が出力されるので、Ａ・
Ｄ変換器２３は高速な演算スピードを有する必要
はない。Ａ・Ｄ変換器２３においてアナログ信号
はデイジタル信号に変換され、メモリー２４に記
憶される。その後、メモリー２４の内容は、アナ
ログデータ波形の表示のために供される。
第３図は本発明に係る波形記憶回路の他の構成
例を示す図である。第３図の回路は、複数の現象
を同時に記憶することができる多チヤンネル入力
の波形記憶回路である。第３図と第２図の違い
は、第３図では増幅器とアナログ遅延素子とから
なる直列回路を各チヤンネル毎に設けているこ
と、及び各アナログ遅延素子の出力を選択するマ
ルチプレクサ５１を設けたことの２点である。そ
の他の構成は第２図と同様である。
例を示す図である。第３図の回路は、複数の現象
を同時に記憶することができる多チヤンネル入力
の波形記憶回路である。第３図と第２図の違い
は、第３図では増幅器とアナログ遅延素子とから
なる直列回路を各チヤンネル毎に設けているこ
と、及び各アナログ遅延素子の出力を選択するマ
ルチプレクサ５１を設けたことの２点である。そ
の他の構成は第２図と同様である。
このように構成された第３図の回路の動作を以
下に説明する。各チヤンネル端子ｄ〜ｎに印加さ
れたアナログデータは、高速でサンプリングされ
それぞれアナログ遅延素子４１〜４ｎに一旦記憶
される。各アナログ遅延素子４１〜４ｎの内容
は、順次マルチプレクサ５１を介してＡ・Ｄ変換
器５２へ導入され、その後メモリー５３に記憶さ
れる。このように第３図の回路においては、各チ
ヤンネルのアナログ素子に記憶したデータを１チ
ヤンネルごとにマルチプレクサ５１を介してＡ・
Ｄ変換器５２へ導入することができるので、Ａ・
Ｄ変換器の数を増設する必要はない。更に、この
第３図のＡ・Ｄ変換器５２も第２図のものと同
様、高速な演算スピードを必要としないことか
ら、従来の波形記憶回路と比較して格段にコスト
を下げることができる。
下に説明する。各チヤンネル端子ｄ〜ｎに印加さ
れたアナログデータは、高速でサンプリングされ
それぞれアナログ遅延素子４１〜４ｎに一旦記憶
される。各アナログ遅延素子４１〜４ｎの内容
は、順次マルチプレクサ５１を介してＡ・Ｄ変換
器５２へ導入され、その後メモリー５３に記憶さ
れる。このように第３図の回路においては、各チ
ヤンネルのアナログ素子に記憶したデータを１チ
ヤンネルごとにマルチプレクサ５１を介してＡ・
Ｄ変換器５２へ導入することができるので、Ａ・
Ｄ変換器の数を増設する必要はない。更に、この
第３図のＡ・Ｄ変換器５２も第２図のものと同
様、高速な演算スピードを必要としないことか
ら、従来の波形記憶回路と比較して格段にコスト
を下げることができる。
なお、以上に説明したアナログ遅延素子として
のBBDは、長期間にわたりアナログ値を正確に
保持し続けることは不向であるため、本発明にお
いては、一時的にBBDへアナログ値を取り入れ
た後にこれをＡ・Ｄ変換し、デイジタル値として
メモリーへ記憶させる動作とした。従つて、遅延
素子へ高速で取り込んだアナログ値は、アナログ
的精度を損なわない程度の遅いクロツクパルスで
取り出すようにコントロールする必要があること
はやむを得ないことである。
のBBDは、長期間にわたりアナログ値を正確に
保持し続けることは不向であるため、本発明にお
いては、一時的にBBDへアナログ値を取り入れ
た後にこれをＡ・Ｄ変換し、デイジタル値として
メモリーへ記憶させる動作とした。従つて、遅延
素子へ高速で取り込んだアナログ値は、アナログ
的精度を損なわない程度の遅いクロツクパルスで
取り出すようにコントロールする必要があること
はやむを得ないことである。
以上のように本発明によれば、アナログ遅延素
子を用いることにより、高速な演算スピードの
Ａ・Ｄ変換器を必要とすることなく、速い現象の
アナログ波形を記憶することができる。更に、マ
ルチプレクサを使用することにより、多チヤンネ
ルの高速現象も普通の演算スピードのＡ・Ｄ変換
器を１個用いるだけで記憶することができ、その
効果は非常に大きい。
子を用いることにより、高速な演算スピードの
Ａ・Ｄ変換器を必要とすることなく、速い現象の
アナログ波形を記憶することができる。更に、マ
ルチプレクサを使用することにより、多チヤンネ
ルの高速現象も普通の演算スピードのＡ・Ｄ変換
器を１個用いるだけで記憶することができ、その
効果は非常に大きい。
第１図は２チヤンネルからなる従来の波形記憶
回路を示す図、第２図及び第３図は本発明に係る
波形記憶回路を示す図である。 ２１，３１〜３ｎ…増幅器、２２，４１〜４ｎ
…アナログ遅延素子、２３，５２…Ａ・Ｄ変換
器、２４，５３…メモリー、５１…マルチプレク
サ、２５，５４…コントローラ。
回路を示す図、第２図及び第３図は本発明に係る
波形記憶回路を示す図である。 ２１，３１〜３ｎ…増幅器、２２，４１〜４ｎ
…アナログ遅延素子、２３，５２…Ａ・Ｄ変換
器、２４，５３…メモリー、５１…マルチプレク
サ、２５，５４…コントローラ。
Claims (1)
- 【特許請求の範囲】 １ アナログ信号をサンプリングし、このアナロ
グ信号をデイジタル値に変換して記憶する回路に
おいて、 アナログ信号を或る周期T1でサンプリングし
このサンプリングしたアナログ値を一旦記憶する
アナログ遅延素子と、このアナログ遅延素子に記
憶された信号を前記周期T1より長い周期で順次
導入しこの信号をデイジタル値に変換して出力す
るＡ・Ｄ変換器と、このＡ・Ｄ変換器の出力を記
憶するメモリーと、 を備えた波形記憶回路。 ２ 前記アナログ遅延素子として多数段からなる
BBDを用いたことを特徴とする特許請求の範囲
第１項記載の波形記憶回路。 ３ アナログ信号をサンプリングし、このアナロ
グ信号をデイジタル値に変換して記憶する多チヤ
ンネル入力の回路において、 アナログ信号を或る周期T2でサンプリングし
このサンプリングしたアナログ値を一旦記憶する
アナログ遅延素子の複数個と、前記それぞれのア
ナログ遅延素子の出力を切換えて順次次段へ伝達
するマルチプレクサと、このマルチプレクサの出
力を前記周期T2より長い周期でデイジタル値に
変換して出力するＡ・Ｄ変換器と、このＡ・Ｄ変
換器の出力を記憶するメモリーと を備え複数のアナログ信号の同時性を損うこと
なく前記各アナログ信号を記憶することができる
多チヤンネル入力の波形記憶回路。 ４ 前記アナログ遅延素子として多数段からなる
BBDを用いたことを特徴とする特許請求の範囲
第３項記載の波形記憶回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56181515A JPS5883272A (ja) | 1981-11-12 | 1981-11-12 | 波形記憶回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56181515A JPS5883272A (ja) | 1981-11-12 | 1981-11-12 | 波形記憶回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5883272A JPS5883272A (ja) | 1983-05-19 |
| JPS6128944B2 true JPS6128944B2 (ja) | 1986-07-03 |
Family
ID=16102101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56181515A Granted JPS5883272A (ja) | 1981-11-12 | 1981-11-12 | 波形記憶回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5883272A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975156A (ja) * | 1982-10-21 | 1984-04-27 | テクトロニクス・インコ−ポレイテツド | デジタル・ストレ−ジ・オシロスコ−プ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS553456A (en) * | 1978-06-23 | 1980-01-11 | Toyo Sutoufuaa Chem:Kk | Catalyst component of titanium trichloride and homooor copolymerization of olefin |
-
1981
- 1981-11-12 JP JP56181515A patent/JPS5883272A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS553456A (en) * | 1978-06-23 | 1980-01-11 | Toyo Sutoufuaa Chem:Kk | Catalyst component of titanium trichloride and homooor copolymerization of olefin |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5883272A (ja) | 1983-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495586A (en) | Waveform acquisition apparatus and method | |
| US4143365A (en) | Device for the acquisition and storage of an electrical signal | |
| US4648072A (en) | High speed data acquisition utilizing multiplex charge transfer devices | |
| JPS6128944B2 (ja) | ||
| JPH0774634A (ja) | 波形記憶装置 | |
| JPH0152796B2 (ja) | ||
| US3437991A (en) | System for recording a minor number of information channels in a multichannel summing recording system | |
| US4312051A (en) | Data display | |
| JPH0150860B2 (ja) | ||
| JPH0563128U (ja) | 高速ａ／ｄ変換回路 | |
| JPS6043922A (ja) | アナログディジタル変換装置 | |
| SU1114983A1 (ru) | Устройство дл анализа формы непериодических импульсных сигналов | |
| JPS58224498A (ja) | 波形メモリ装置 | |
| JP3279010B2 (ja) | 表示データ補間装置 | |
| JP3258460B2 (ja) | 測定器におけるデータ出力方法 | |
| SU1656467A1 (ru) | Многоканальна система регистрации аналоговых сигналов | |
| SU911341A1 (ru) | Стробоскопический осциллограф со случайным считыванием и цифровой обработкой сигнала | |
| SU1401603A1 (ru) | Многоканальный программируемый аналого-цифровой преобразователь | |
| SU1014137A1 (ru) | Аналого-цифровой преобразователь | |
| SU832602A1 (ru) | Аналоговое запоминающее устройство | |
| JPS60113158A (ja) | トレンドグラフ表示装置 | |
| SU1659878A1 (ru) | Стробоскопический преобразователь | |
| SU1677648A1 (ru) | Устройство дл цифровой регистрации формы периодических сигналов | |
| JPH0541094A (ja) | アナログ信号サンプリング装置 | |
| SU864546A1 (ru) | Адаптивный регистратор |