JPS61287239A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61287239A JPS61287239A JP12922285A JP12922285A JPS61287239A JP S61287239 A JPS61287239 A JP S61287239A JP 12922285 A JP12922285 A JP 12922285A JP 12922285 A JP12922285 A JP 12922285A JP S61287239 A JPS61287239 A JP S61287239A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- resistance
- type
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は大電流駆動の出力部を有する半導体装置に関し
、特にそのベレット設計に係る。
、特にそのベレット設計に係る。
ＩＣ等の半導体装置を製造する場合、所謂ウェハープロ
セスを終了した段階で各チップ領域に形成された個々の
半導体装置の特性をチェックする工程、即ちウェハープ
ローブテストが行なわれる。
セスを終了した段階で各チップ領域に形成された個々の
半導体装置の特性をチェックする工程、即ちウェハープ
ローブテストが行なわれる。
このウェハープローブテストでは各種トランジスタ特性
等をチェックするが、大電流駆動の出力部を有する半導
体装置においては、トランジスタの飽和電圧の測定も含
まれる。
等をチェックするが、大電流駆動の出力部を有する半導
体装置においては、トランジスタの飽和電圧の測定も含
まれる。
従来の半導体装置では、個々のチップ領域のトランジス
タ電極に対してブロービングを行ない、その飽和電圧を
直接測定している。
タ電極に対してブロービングを行ない、その飽和電圧を
直接測定している。
〔背景技術の問題点〕 。
従来の半導体装置において、例えばＮＰＮトランジスタ
のコレクタ／エミッタ飽和電圧をウェハープローブテス
ト段階で測定する場合、大電流で測定しようとするとプ
ローブ針が酸化されたり溶解されたりするため安定した
測定ができない問題がある。また、そのような影響の少
ない小電流で測定しようとすると、接触抵抗等の影響も
あって高精度の測定ができず、大電流における特性との
相関がとれない問題がある。
のコレクタ／エミッタ飽和電圧をウェハープローブテス
ト段階で測定する場合、大電流で測定しようとするとプ
ローブ針が酸化されたり溶解されたりするため安定した
測定ができない問題がある。また、そのような影響の少
ない小電流で測定しようとすると、接触抵抗等の影響も
あって高精度の測定ができず、大電流における特性との
相関がとれない問題がある。
このため飽和電圧特性の悪いベレットを完全に排除でき
ず、特性不良のペレットも組立て工程に混入してしまい
、最終製品の歩留を悪くする要因になっている。
ず、特性不良のペレットも組立て工程に混入してしまい
、最終製品の歩留を悪くする要因になっている。
本発明は上記事情に鑑みてなされたもので、トランジス
タの大電流における飽和電圧特性をウェハープローブテ
スト段階で高精度でチェックできる構造を提供し、不良
ベレットが組立て工程に導入されるのを排除して最終製
品の製造歩留りを向上することを目的とするものである
。
タの大電流における飽和電圧特性をウェハープローブテ
スト段階で高精度でチェックできる構造を提供し、不良
ベレットが組立て工程に導入されるのを排除して最終製
品の製造歩留りを向上することを目的とするものである
。
第一導電型半導体基板上に成長された第二導電型のエピ
タキシャル半導体層と、該エピタキシャル半導体層のチ
ップ領域を取囲んで設けられた第一導電型のダイシング
ライン領域と、該ダイシングライン領域の一部に設けら
れた前記エピタキシャル半導体層と同一の不純物濃度を
有する第二導電型抵抗領域と、前記ダイシングライン領
域で囲まれたチップ領域内に形成したトランジスタを含
む各種の半導体素子で構成される内部回路と、前記ダイ
シングライン領域内の第一導電型抵抗領域の両端部に夫
々コンタクトすると共に、前記チップ領域内の周縁部に
引出された電極とを具備したことを特徴とするものであ
る。
タキシャル半導体層と、該エピタキシャル半導体層のチ
ップ領域を取囲んで設けられた第一導電型のダイシング
ライン領域と、該ダイシングライン領域の一部に設けら
れた前記エピタキシャル半導体層と同一の不純物濃度を
有する第二導電型抵抗領域と、前記ダイシングライン領
域で囲まれたチップ領域内に形成したトランジスタを含
む各種の半導体素子で構成される内部回路と、前記ダイ
シングライン領域内の第一導電型抵抗領域の両端部に夫
々コンタクトすると共に、前記チップ領域内の周縁部に
引出された電極とを具備したことを特徴とするものであ
る。
一般的に、バイポーラトランジスタの大電流における飽
和電圧特性は、そのコレクタ直列抵抗によって決定され
る。また、コレクタ抵抗の大小を決定する要素の中では
、コレクタ領域となるエピタキシャル層（不純物濃度が
最も低い）の抵抗が支配的である。従って、このエピタ
キシャル層の抵抗をウェハープロプテストの段階でモニ
ターできれば、小電流で測定された飽和電圧から相関に
基づいて大電流での飽和電圧を高精度で知ることができ
る。
和電圧特性は、そのコレクタ直列抵抗によって決定され
る。また、コレクタ抵抗の大小を決定する要素の中では
、コレクタ領域となるエピタキシャル層（不純物濃度が
最も低い）の抵抗が支配的である。従って、このエピタ
キシャル層の抵抗をウェハープロプテストの段階でモニ
ターできれば、小電流で測定された飽和電圧から相関に
基づいて大電流での飽和電圧を高精度で知ることができ
る。
そこで、上記本発明ではダイシングライン領域の中にエ
ピタキシャル層の抵抗測定用の領域を形成したものであ
る。
ピタキシャル層の抵抗測定用の領域を形成したものであ
る。
なお、モニター用の抵抗領域はダイシングライン領域内
に形成したから、集積度向上の妨げにはならない。
に形成したから、集積度向上の妨げにはならない。
第１図は本発明の一実施例になる半導体装置（ダイシン
グ前の状態）を示す平面図であり、図中１はチップ領域
、２はダイシングライン領域である。第２図は第１図の
ＩＩ−ＩＩ線に沿う断面図で、８はＰ型シリコン基板、
７はその上に成長されたＮ型エピタキシャルシリコン層
である。前記チップ領域１のエピタキシャル層７には、
該エピタキシャル層をコレクタ領域とするＮＰＮトラン
ジスタ等の種々の回路素子が形成されている。また、前
記ダイシングライン領域２のエピタキシャル層には、そ
の長辺部分３を除き、前記シリコン基板８に達するＰ＋
型拡散層が形成されている。その結果、該Ｐゝ型型数散
層形成されない前記長辺領域３は回路素子が形成されて
いるエピタキシャル層と同じ不純物濃度のＮ型領域で、
チップ領域に形成されたＮＰＮトランジスタのコレクタ
領域と同一の比抵抗を有している。従って、この長辺領
域３はＮＰＮトランジスタのコレクタ領域の抵抗をモニ
ターするための抵抗素子を構成している。
グ前の状態）を示す平面図であり、図中１はチップ領域
、２はダイシングライン領域である。第２図は第１図の
ＩＩ−ＩＩ線に沿う断面図で、８はＰ型シリコン基板、
７はその上に成長されたＮ型エピタキシャルシリコン層
である。前記チップ領域１のエピタキシャル層７には、
該エピタキシャル層をコレクタ領域とするＮＰＮトラン
ジスタ等の種々の回路素子が形成されている。また、前
記ダイシングライン領域２のエピタキシャル層には、そ
の長辺部分３を除き、前記シリコン基板８に達するＰ＋
型拡散層が形成されている。その結果、該Ｐゝ型型数散
層形成されない前記長辺領域３は回路素子が形成されて
いるエピタキシャル層と同じ不純物濃度のＮ型領域で、
チップ領域に形成されたＮＰＮトランジスタのコレクタ
領域と同一の比抵抗を有している。従って、この長辺領
域３はＮＰＮトランジスタのコレクタ領域の抵抗をモニ
ターするための抵抗素子を構成している。
該抵抗素子３には、電流を印加するための電極４゜４が
両端に設けられ、その内側には電圧測定のための電極５
，５が設けられている。これらの電極はシリコン酸化膜
６に開孔されたコンタクトホールを介して抵抗素子３に
オーミックコンタクトされ、該コンタクト部にはＮ１型
の電極取出し領域９が形成されている。
両端に設けられ、その内側には電圧測定のための電極５
，５が設けられている。これらの電極はシリコン酸化膜
６に開孔されたコンタクトホールを介して抵抗素子３に
オーミックコンタクトされ、該コンタクト部にはＮ１型
の電極取出し領域９が形成されている。
上記実施例になる半導体装置では、ウェハープローブテ
ストでＮＰＮトランジスタの飽和電圧を測定すると共に
、次のようにしてエピタキシャル層（ＮＰＮトランジス
タのコレクタ領域）の抵抗を測定する。即ち、ブロービ
ングにより電極４゜４間に電流を流し、電極５．５間の
電位差を測定することにより抵抗値を測定する。こうし
て得られたエピタキシャル層抵抗で飽和電圧測定値を補
償することにより、ＮＰＮトランジスタの飽和電圧を高
精度でチェックすることができる。従って、不良ベレッ
トを確実に組立て工程から排除し、歩留向上を図ること
ができる。
ストでＮＰＮトランジスタの飽和電圧を測定すると共に
、次のようにしてエピタキシャル層（ＮＰＮトランジス
タのコレクタ領域）の抵抗を測定する。即ち、ブロービ
ングにより電極４゜４間に電流を流し、電極５．５間の
電位差を測定することにより抵抗値を測定する。こうし
て得られたエピタキシャル層抵抗で飽和電圧測定値を補
償することにより、ＮＰＮトランジスタの飽和電圧を高
精度でチェックすることができる。従って、不良ベレッ
トを確実に組立て工程から排除し、歩留向上を図ること
ができる。
なお、エピタキシャル層抵抗は小さいから、精度良く測
定するためには抵抗素子３を細長いパターンで高抵抗と
し、小電流で測定する必要がある。
定するためには抵抗素子３を細長いパターンで高抵抗と
し、小電流で測定する必要がある。
上記実施例では抵抗素子３をダイシングライン内に配置
することによって、チップ領域の面積に影響を与えるこ
となく上記の要件を満たしている。
することによって、チップ領域の面積に影響を与えるこ
となく上記の要件を満たしている。
また、抵抗素子３に対する電極を四つ設けることによっ
てプローブの際の接触抵抗やコンタクト抵抗の影響をな
くし、エピタキシャル層抵抗を精度良く測定することを
可能にしている。
てプローブの際の接触抵抗やコンタクト抵抗の影響をな
くし、エピタキシャル層抵抗を精度良く測定することを
可能にしている。
以上詳述したように、本発明による半導体装置は、トラ
ンジスタの大電流における飽和電圧特性をウェハープロ
ーブテスト段階で高精度でチェックでき、不良ベレット
が組立て工程に導入されるのを排除して最終製品の製造
歩留りを向上できる等、顕著な効果を賽するものである
。
ンジスタの大電流における飽和電圧特性をウェハープロ
ーブテスト段階で高精度でチェックでき、不良ベレット
が組立て工程に導入されるのを排除して最終製品の製造
歩留りを向上できる等、顕著な効果を賽するものである
。
第１図は本発明の一実施例になる半導体装置（ダイシン
グ前の状態）を示す平面図、第２図は第１図の■−■線
に沿う断面図である。 １・・・チップ領域、２・・・ダイシングライン、３・
・・抵抗領域、４・・・Ｗ流中加用電極、５・・・電位
差測定用電極、６・・・シリコン酸化膜、７・・・Ｎ型
エピタキシャルシリコン層、８・・・Ｐ型シリコン基板
、９・・・Ｎゝ型電極取出し領域
グ前の状態）を示す平面図、第２図は第１図の■−■線
に沿う断面図である。 １・・・チップ領域、２・・・ダイシングライン、３・
・・抵抗領域、４・・・Ｗ流中加用電極、５・・・電位
差測定用電極、６・・・シリコン酸化膜、７・・・Ｎ型
エピタキシャルシリコン層、８・・・Ｐ型シリコン基板
、９・・・Ｎゝ型電極取出し領域
Claims (1)
- 第一導電型半導体基板上に成長された第二導電型のエピ
タキシャル半導体層と、該エピタキシャル半導体層のチ
ップ領域を取囲んで設けられた第一導電型のダイシング
ライン領域と、該ダイシングライン領域の一部に設けら
れた前記エピタキシャル半導体層と同一の不純物濃度を
有する第二導電型抵抗領域と、前記ダイシングライン領
域で囲まれたチップ領域内に形成したトランジスタを含
む各種の半導体素子で構成される内部回路と、前記ダイ
シングライン領域内の第一導電型抵抗領域の両端部に夫
々コンタクトすると共に、前記チップ領域内の周縁部に
引出された電極とを具備したことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12922285A JPS61287239A (ja) | 1985-06-14 | 1985-06-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12922285A JPS61287239A (ja) | 1985-06-14 | 1985-06-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61287239A true JPS61287239A (ja) | 1986-12-17 |
Family
ID=15004163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12922285A Pending JPS61287239A (ja) | 1985-06-14 | 1985-06-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61287239A (ja) |
-
1985
- 1985-06-14 JP JP12922285A patent/JPS61287239A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4896108A (en) | Test circuit for measuring specific contact resistivity of self-aligned contacts in integrated circuits | |
| CN111354779B (zh) | 半导体装置及半导体装置的制造方法 | |
| JPH07245401A (ja) | 縦型半導体装置の特性測定方法 | |
| JPS61287239A (ja) | 半導体装置 | |
| JPS60147154A (ja) | 抵抗構造体 | |
| JPS5871655A (ja) | 半導体装置 | |
| JPS5943733Y2 (ja) | 半導体装置 | |
| JPS6148927A (ja) | 半導体装置 | |
| JP2530722Y2 (ja) | 半導体装置 | |
| JPS618939A (ja) | 半導体装置 | |
| JPS5946098B2 (ja) | 半導体装置の製造方法 | |
| JPS6286757A (ja) | トランジスタ | |
| JP3101365B2 (ja) | 絶縁ゲートバイポーラトランジスタのテストデバイス | |
| US5138418A (en) | Transistor structure for testing emitter-base junction | |
| JPS588138B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPS61269324A (ja) | 半導体装置 | |
| JPH06163911A (ja) | 半導体装置 | |
| JPH02166748A (ja) | 温度検査回路 | |
| JPS6235530A (ja) | 半導体素子の測定方法 | |
| JPH065672A (ja) | 半導体素子の製造方法 | |
| JPS6130739B2 (ja) | ||
| JPS62293676A (ja) | 半導体集積回路 | |
| JPS5914907B2 (ja) | 双方向負性抵抗半導体素子 | |
| JPH0714902A (ja) | 半導体装置 | |
| JPS62186529A (ja) | パタ−ン変形量測定用素子 |