JPS61285809A - 全差動形アナログ回路 - Google Patents
全差動形アナログ回路Info
- Publication number
- JPS61285809A JPS61285809A JP12734185A JP12734185A JPS61285809A JP S61285809 A JPS61285809 A JP S61285809A JP 12734185 A JP12734185 A JP 12734185A JP 12734185 A JP12734185 A JP 12734185A JP S61285809 A JPS61285809 A JP S61285809A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- current drive
- circuit
- input
- inverting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は全差動形電流駆動増幅器を含むアナログ回路に
関する。
関する。
全差動形電流駆動増幅器は、第４図（ａ）（第４図（ｂ
）はその回路図）に示すように、反転入力端子ＩＮ−と
非反転入力端子ＩＮ十の２つの入力端子および非反転出
力端子ＯＵＴ◆と反転出力端子０ＵＴ−の２つの出力端
子を有し、入力端子間電位差に比例した電流を出力端子
間に発生する増幅器［「通信用高周波Ｃ−ＭＯＳスイッ
チドーキャパシタフィルタ（）ｌｉｃ＋ｈ Ｆｒｅｑｕ
ｅｎｃｙ Ｃ−ＭＯＳ ５ｗ１ｔｃｈｅｄ−ｃａｐａｃ
ｉｔｏｒＦｉｌｔｅｒｓ ｆｏｒ Ｃｏｍｍｕｎｉｃａ
ｔｉｏｎ Ａｐｐｌｉｃａｔｉｏｎ） Ｊ、ＩＥＥＥ半
導体ジャーナル（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ ５
ｏｌｉｄ−ｓｔａｔｅｓ Ｃ１ｒｃｕｉｔｓ）、ｖｏｌ
、５Ｃ−１８，Ｎｏ、６ Ｄｅｃ、ｌ９８３］である。
）はその回路図）に示すように、反転入力端子ＩＮ−と
非反転入力端子ＩＮ十の２つの入力端子および非反転出
力端子ＯＵＴ◆と反転出力端子０ＵＴ−の２つの出力端
子を有し、入力端子間電位差に比例した電流を出力端子
間に発生する増幅器［「通信用高周波Ｃ−ＭＯＳスイッ
チドーキャパシタフィルタ（）ｌｉｃ＋ｈ Ｆｒｅｑｕ
ｅｎｃｙ Ｃ−ＭＯＳ ５ｗ１ｔｃｈｅｄ−ｃａｐａｃ
ｉｔｏｒＦｉｌｔｅｒｓ ｆｏｒ Ｃｏｍｍｕｎｉｃａ
ｔｉｏｎ Ａｐｐｌｉｃａｔｉｏｎ） Ｊ、ＩＥＥＥ半
導体ジャーナル（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ ５
ｏｌｉｄ−ｓｔａｔｅｓ Ｃ１ｒｃｕｉｔｓ）、ｖｏｌ
、５Ｃ−１８，Ｎｏ、６ Ｄｅｃ、ｌ９８３］である。
従来、この種の全差動形電流駆動増幅器を用いた集積回
路において電圧出力を得るためには、第５図に示すよう
に全差動形電流駆動増幅器１１の２つの出力端子間に抵
抗素子１２ヲ接続し、抵抗素子１２の両端に生じる電圧
ＶｏＧ出力電圧として得ていた。
路において電圧出力を得るためには、第５図に示すよう
に全差動形電流駆動増幅器１１の２つの出力端子間に抵
抗素子１２ヲ接続し、抵抗素子１２の両端に生じる電圧
ＶｏＧ出力電圧として得ていた。
第５図に示した増幅回路における増幅度Ａｙは、全差動
形電流駆動増幅器１１における出力電流の対入力電圧係
数を９ｍとし、抵抗素子１２の値を日とすれば、 Ａｖ＝９ｍ 、Ｒ・−（Ｄ と表わされる。
形電流駆動増幅器１１における出力電流の対入力電圧係
数を９ｍとし、抵抗素子１２の値を日とすれば、 Ａｖ＝９ｍ 、Ｒ・−（Ｄ と表わされる。
しかしながら、この全差動形電流駆動増幅器１１では、
出力電流の対入力電圧係数９ｆｆｌは入力電圧Ｖｉの増
大に伴って変化する傾向にあり、その関係は、簡略化し
て表すと、 ９ｍ＝９ｍａ（１１Ｖｉｌ） ＝（２）となる。
出力電流の対入力電圧係数９ｆｆｌは入力電圧Ｖｉの増
大に伴って変化する傾向にあり、その関係は、簡略化し
て表すと、 ９ｍ＝９ｍａ（１１Ｖｉｌ） ＝（２）となる。
ここで、９ｆｆｉ。は入力電圧Ｖｉが無い時の係数であ
る。
る。
式（２）を式（１）に代入すると、増幅度ＡｙはＡｖ＝
−９，ｏ（１−ＩＶｉｌ）Ｒ＝（３）となる。
−９，ｏ（１−ＩＶｉｌ）Ｒ＝（３）となる。
すなわち、増幅度Ａｙは入力電圧依存性を持ち、第５図
に示した増幅回路は非線形増幅回路と言える。
に示した増幅回路は非線形増幅回路と言える。
したがって、従来の全差動形電流駆動増幅器１１では、
非線形性を許容する範囲内に抑えるために、入力電圧を
低く抑える必要が生じ、その結果、十分なダイナミック
・レンジ、ＳＮ比を得ることが困難であった。一般的な
ＣＭＯＳプロセスで製造した集積回路に電源電圧５Ｖｔ
印加した例では、第６図に示すように入力電圧Ｖｉ＝０
．７Ｖでトータル・ハーモニック・ディストーションＴ
ＨＤが１％を越えてしまう。
非線形性を許容する範囲内に抑えるために、入力電圧を
低く抑える必要が生じ、その結果、十分なダイナミック
・レンジ、ＳＮ比を得ることが困難であった。一般的な
ＣＭＯＳプロセスで製造した集積回路に電源電圧５Ｖｔ
印加した例では、第６図に示すように入力電圧Ｖｉ＝０
．７Ｖでトータル・ハーモニック・ディストーションＴ
ＨＤが１％を越えてしまう。
本発明は全差動形電流駆動増幅器の負荷抵抗の代替とし
で、同構成の増幅器の入出力端子間を接続した回路を用
いることにより、同増幅器のトランスコンダクタンス対
入力電圧依存性を排除できるようにしたものである。
で、同構成の増幅器の入出力端子間を接続した回路を用
いることにより、同増幅器のトランスコンダクタンス対
入力電圧依存性を排除できるようにしたものである。
本発明の全差動形アナログ回路は、２つの入力端子と２
つの出力端子を有する、第２．第２の全差動形電流駆動
増幅器で構成され、第１の全差動形電流駆動増幅器の非
反転出力端子が、第２の全差動形電流駆動増幅器の反転
入力端子および非反転出力端子に接続され、第１の全差
動形電流駆動増幅器の反転出力端子が第２の全差動形電
流駆動増幅器の非反転入力端子および反転出力端子に接
続されていることを特徴とする。
つの出力端子を有する、第２．第２の全差動形電流駆動
増幅器で構成され、第１の全差動形電流駆動増幅器の非
反転出力端子が、第２の全差動形電流駆動増幅器の反転
入力端子および非反転出力端子に接続され、第１の全差
動形電流駆動増幅器の反転出力端子が第２の全差動形電
流駆動増幅器の非反転入力端子および反転出力端子に接
続されていることを特徴とする。
本発明の実施例について図面を参照して説明する。
第１図は本発明の全差動形アナログ回路の一実施例の回
路図である。
路図である。
本実施例の全差動形アナログ回路は、第１．第２の全差
動形電流駆動増幅器１および２より構成される利得Ｏｄ
ｅの増幅回路である。第１の全差動形電流駆動増幅器１
の非反転出力端子は第２の全差動形電流駆動増幅器２の
反転入力端子と非反転出力端子に接続され、第１の全差
動形電流駆動増幅器１０反転出力端子は第２の全差動形
電流駆動増幅器２の非反転入力端子と反転出力端子に接
続されている。入力端子３，４間に印加された入力電圧
Ｖｉに対応した出力電圧ｖＯが出力端子５，６間に現わ
れる。この利得Ｖｏ／Ｖｉは次式となる。
動形電流駆動増幅器１および２より構成される利得Ｏｄ
ｅの増幅回路である。第１の全差動形電流駆動増幅器１
の非反転出力端子は第２の全差動形電流駆動増幅器２の
反転入力端子と非反転出力端子に接続され、第１の全差
動形電流駆動増幅器１０反転出力端子は第２の全差動形
電流駆動増幅器２の非反転入力端子と反転出力端子に接
続されている。入力端子３，４間に印加された入力電圧
Ｖｉに対応した出力電圧ｖＯが出力端子５，６間に現わ
れる。この利得Ｖｏ／Ｖｉは次式となる。
Ｖｏ／ Ｖｒ＝ ９ ｍ＋／ ９ｍ２ −（
３）ここで、９ｆｆ１１，９１．Ｌｌ□はそれぞれ、第
１．第２の全差動形電流駆動増幅器１，２のトランスコ
ンダクタンスを示す。
３）ここで、９ｆｆ１１，９１．Ｌｌ□はそれぞれ、第
１．第２の全差動形電流駆動増幅器１，２のトランスコ
ンダクタンスを示す。
トランスコンダクタンス９−＋−９□２かそれぞれの増
幅器１，２の入力電圧によって式（２）のように変化す
ると仮定すると、式（３）は次のように書ける。
幅器１，２の入力電圧によって式（２）のように変化す
ると仮定すると、式（３）は次のように書ける。
Ｖｏ／Ｖｉ＝ −９，ｌ１ｏ（１−ｌ ｖｉ ｌ ）
／（９、ｎｏ（１−Ｉ Ｖｏ ｌ ）） ・−（４）
したがって、１Ｖｉｌ＝ＩＶｏｌのときＶｏ／Ｖｉ＝
−１となり、本実施例の全差動形アナログ回路は入力電
圧依存性はなく、線形増幅回路と言える。
／（９、ｎｏ（１−Ｉ Ｖｏ ｌ ）） ・−（４）
したがって、１Ｖｉｌ＝ＩＶｏｌのときＶｏ／Ｖｉ＝
−１となり、本実施例の全差動形アナログ回路は入力電
圧依存性はなく、線形増幅回路と言える。
一般的なＣＭＯＳプロセスで製造した集積回路に電源電
圧５Ｖを印加した例では、第６図に示すように入力電圧
が約１．４でトータル・ハーモニック・ディストーショ
ンＴＨＤが１％となった。
圧５Ｖを印加した例では、第６図に示すように入力電圧
が約１．４でトータル・ハーモニック・ディストーショ
ンＴＨＤが１％となった。
第２図は本発明の他の実施例を示す回路図である。本実
施例は第１図に示した実施例の回路において、出力端子
５，６間にキャパシタ７を設けたものである。
施例は第１図に示した実施例の回路において、出力端子
５，６間にキャパシタ７を設けたものである。
本実施例の回路の入出方間周波数特性Ｇ（ω）は
となり、式（２）を代入すれば
となる。したがって、１Ｖｉ１４１Ｖｏｌとなるような
低い周波数帯域では線形増幅が可能である。
低い周波数帯域では線形増幅が可能である。
第３図は本実施例の回路の周波数特性であり、本実施例
の回路は１次のローパス・フィルタとして使用できる。
の回路は１次のローパス・フィルタとして使用できる。
（発明の効果〕
以上説明したように本発明は、全差動形電流駆動増幅器
の負荷抵抗の代替として、同構成の増幅器の入出力端子
間を接続した回路を用いることにより、同増幅器のトラ
ンスコンダクタンス対入力電圧依存性を排除できる効果
がある。
の負荷抵抗の代替として、同構成の増幅器の入出力端子
間を接続した回路を用いることにより、同増幅器のトラ
ンスコンダクタンス対入力電圧依存性を排除できる効果
がある。
第１図は本発明の全差動形アナログ回路の−・実施例の
回路図、第２図は他の実施例の回路図、第３図は第２図
の実施例の周波数特性を示す図、第４図（ａ）、（ｂ）
は全差動形電流駆動増幅器の回路例を示す図、第５図は
従来の増幅回路の回路図、第６図は第５図の従来の増幅
回路と第１図の実施例の増幅回路とのトータル・ハーモ
ニック・ディストーションの差を示す図である。 １．２：金蓋動形電流増幅器 ３．４：入力端子 ５，６：出力端子７：キャパシタ
■ｉ：入力電圧 ■ｏ：出力電圧 ９１ｖｌ＋、９．２ニドランスコンダクタンス１！１０
全老動形 第２の金差動形電流駆動増暢轟
電流駆動増幅器 第１図 第１の全歴肋形 第２のを１１肋形電流、駆動増幅
器 電流、駈動増幅器第２図 ｔｃ 第３図 （ｂ） 第４図
回路図、第２図は他の実施例の回路図、第３図は第２図
の実施例の周波数特性を示す図、第４図（ａ）、（ｂ）
は全差動形電流駆動増幅器の回路例を示す図、第５図は
従来の増幅回路の回路図、第６図は第５図の従来の増幅
回路と第１図の実施例の増幅回路とのトータル・ハーモ
ニック・ディストーションの差を示す図である。 １．２：金蓋動形電流増幅器 ３．４：入力端子 ５，６：出力端子７：キャパシタ
■ｉ：入力電圧 ■ｏ：出力電圧 ９１ｖｌ＋、９．２ニドランスコンダクタンス１！１０
全老動形 第２の金差動形電流駆動増暢轟
電流駆動増幅器 第１図 第１の全歴肋形 第２のを１１肋形電流、駆動増幅
器 電流、駈動増幅器第２図 ｔｃ 第３図 （ｂ） 第４図
Claims (1)
- ２つの入力端子と２つの出力端子を有する、第２、第２
の全差動形電流駆動増幅器で構成され、第１の全差動形
電流駆動増幅器の非反転出力端子が、第２の全差動形電
流駆動増幅器の反転入力端子および非反転出力端子に接
続され、第１の全差動形電流駆動増幅器の反転出力端子
が第２の全差動形電流駆動増幅器の非反転入力端子およ
び反転出力端子に接続されていることを特徴とする全差
動形アナログ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12734185A JPS61285809A (ja) | 1985-06-12 | 1985-06-12 | 全差動形アナログ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12734185A JPS61285809A (ja) | 1985-06-12 | 1985-06-12 | 全差動形アナログ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61285809A true JPS61285809A (ja) | 1986-12-16 |
Family
ID=14957523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12734185A Pending JPS61285809A (ja) | 1985-06-12 | 1985-06-12 | 全差動形アナログ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61285809A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007228116A (ja) * | 2006-02-22 | 2007-09-06 | Matsushita Electric Ind Co Ltd | 可変トランスコンダクタ |
| CN104348481A (zh) * | 2013-07-31 | 2015-02-11 | 上海华虹宏力半导体制造有限公司 | 用于锁相环的有源滤波器 |
-
1985
- 1985-06-12 JP JP12734185A patent/JPS61285809A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007228116A (ja) * | 2006-02-22 | 2007-09-06 | Matsushita Electric Ind Co Ltd | 可変トランスコンダクタ |
| JP4721928B2 (ja) * | 2006-02-22 | 2011-07-13 | パナソニック株式会社 | 可変トランスコンダクタ |
| CN104348481A (zh) * | 2013-07-31 | 2015-02-11 | 上海华虹宏力半导体制造有限公司 | 用于锁相环的有源滤波器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0720042B2 (ja) | 同調可能なアクテイブ・フイルタ | |
| US5049831A (en) | Single-ended input to differential output amplifier with integral two-pole filter | |
| US4720686A (en) | Circuit for converting a fully differential amplifier to a single-ended output amplifier | |
| JPS61285809A (ja) | 全差動形アナログ回路 | |
| JPH01152805A (ja) | 増幅装置 | |
| US4782305A (en) | Differential input-single output two pole filter implemented by a single amplifier | |
| JPH0634246B2 (ja) | 時定数可変形の微分器 | |
| JP4720308B2 (ja) | インピーダンス変換回路 | |
| JP4268932B2 (ja) | 演算増幅積分器 | |
| JPH0237723B2 (ja) | ||
| JPH0635540Y2 (ja) | 差動増幅器 | |
| JPH03227105A (ja) | 演算増幅器のオフセット調整回路 | |
| Schaumann et al. | MOS compatible, all-capacitor biquadratic active filters | |
| JPS6121866Y2 (ja) | ||
| JPH02266601A (ja) | 差動増幅回路 | |
| Nandi et al. | A high-input impedance inverting/noninverting active gain block | |
| JPS6241446Y2 (ja) | ||
| JPH0323690Y2 (ja) | ||
| JPS623937Y2 (ja) | ||
| JPH0124979Y2 (ja) | ||
| JPS5912610A (ja) | Ｏｃｌアダプタ回路 | |
| JPS6223137Y2 (ja) | ||
| JPS584327Y2 (ja) | 増幅回路 | |
| JPH0535617Y2 (ja) | ||
| JPH0618307B2 (ja) | 演算増幅器 |