JPS6128317Y2 - - Google Patents
Info
- Publication number
- JPS6128317Y2 JPS6128317Y2 JP1981181040U JP18104081U JPS6128317Y2 JP S6128317 Y2 JPS6128317 Y2 JP S6128317Y2 JP 1981181040 U JP1981181040 U JP 1981181040U JP 18104081 U JP18104081 U JP 18104081U JP S6128317 Y2 JPS6128317 Y2 JP S6128317Y2
- Authority
- JP
- Japan
- Prior art keywords
- cassette
- drive circuit
- resistor
- magnetic bubble
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【考案の詳細な説明】
(1) 考案の技術分野
本考案はカセツト状磁気バブルを用いた磁気バ
ブルメモリ装置の定電流駆動型フアンクシヨン駆
動回路に関するものである。
ブルメモリ装置の定電流駆動型フアンクシヨン駆
動回路に関するものである。
(2) 技術の背景
磁気バブルメモリを利用して情報の蓄積、論理
演算等を行なう磁気バブル利用装置は不揮発性、
高記憶密度、低消費電力、小型軽量である等種々
の特徴をもち、さらには機械的要素を全く含まな
い固体素子であることから非常に高い信頼性を有
し、従つて端末機器メモリとしての利用等におい
て今後によせる期待は非常に大きい。特に端末機
器メモリ、例えばポータブルデータレコーダの記
憶媒体として磁気バブルを採用する場合、上述の
特徴のなかでも小型軽量であることが最も重要視
される。このような背景から最近では磁気バブル
メモリをそれらの駆動回路、読取回路等からなる
本体装置から切離してカセツト状磁気バブルメモ
リ装置を本体装置に着脱する方式が考案されてい
る。この方式は情報のみを手軽に持ち運ぶことが
でき、しかも磁気バブルメモリの性質上比較的大
容量の情報をコンパクトなケースに納めることが
できるためデータの発生現場において直接中央処
理装置の入力情報を作成することができ、事務処
理の効率化の面で一層の効果が期待されている。
演算等を行なう磁気バブル利用装置は不揮発性、
高記憶密度、低消費電力、小型軽量である等種々
の特徴をもち、さらには機械的要素を全く含まな
い固体素子であることから非常に高い信頼性を有
し、従つて端末機器メモリとしての利用等におい
て今後によせる期待は非常に大きい。特に端末機
器メモリ、例えばポータブルデータレコーダの記
憶媒体として磁気バブルを採用する場合、上述の
特徴のなかでも小型軽量であることが最も重要視
される。このような背景から最近では磁気バブル
メモリをそれらの駆動回路、読取回路等からなる
本体装置から切離してカセツト状磁気バブルメモ
リ装置を本体装置に着脱する方式が考案されてい
る。この方式は情報のみを手軽に持ち運ぶことが
でき、しかも磁気バブルメモリの性質上比較的大
容量の情報をコンパクトなケースに納めることが
できるためデータの発生現場において直接中央処
理装置の入力情報を作成することができ、事務処
理の効率化の面で一層の効果が期待されている。
(3) 従来技術と問題点
第１図は従来の磁気バブルメモリ装置のジエネ
レータ、トランスフア、レプリケータ、スワツプ
等のフアンクシヨンゲートを駆動する定電流型の
フアンクシヨン駆動回路の例を示した図である。
本回路の動作を図により説明するとカセツト１が
回路と接続されていない場合は、トランジスタ
Q1のコレクタはほぼそのベース電圧となつてい
る。次にカセツト１がコネクタ２により回路に接
続されると、トランジスタQ1のコレクタはカセ
ツト中の抵抗ＲGにより＋V1まで上昇する。しか
しトランジスタQ1にはC1，C2等の分布容量が存
在するためカセツト１を接続したとき抵抗ＲGを
経由してC1，C2に充電する充電電流が流れる。
この電流は(1)式の如くになる。
レータ、トランスフア、レプリケータ、スワツプ
等のフアンクシヨンゲートを駆動する定電流型の
フアンクシヨン駆動回路の例を示した図である。
本回路の動作を図により説明するとカセツト１が
回路と接続されていない場合は、トランジスタ
Q1のコレクタはほぼそのベース電圧となつてい
る。次にカセツト１がコネクタ２により回路に接
続されると、トランジスタQ1のコレクタはカセ
ツト中の抵抗ＲGにより＋V1まで上昇する。しか
しトランジスタQ1にはC1，C2等の分布容量が存
在するためカセツト１を接続したとき抵抗ＲGを
経由してC1，C2に充電する充電電流が流れる。
この電流は(1)式の如くになる。
このピーク電流はフアンクシヨンゲートに正規
に流れる駆動電流より大きい値となる。第２図は
このときの波形を示した図であり、ａはカセツト
接続のON，OFF、ｂはカセツト接続時の電流Ｉ
Gで３はその異常電流、ｃはトランジスタQ1の入
力電圧ＶCをそれぞれ示している。このように従
来の駆動回路はカセツト接続の際に異常電流が流
れるため、この異常電流によりカセツト中のバブ
ルメモリの記憶情報が破壊されるという欠点があ
つた。
に流れる駆動電流より大きい値となる。第２図は
このときの波形を示した図であり、ａはカセツト
接続のON，OFF、ｂはカセツト接続時の電流Ｉ
Gで３はその異常電流、ｃはトランジスタQ1の入
力電圧ＶCをそれぞれ示している。このように従
来の駆動回路はカセツト接続の際に異常電流が流
れるため、この異常電流によりカセツト中のバブ
ルメモリの記憶情報が破壊されるという欠点があ
つた。
(4) 考案の目的
本考案は上記従来の欠点に鑑み、バブルメモリ
の記憶情報を破壊しないカセツト状磁気バブルメ
モリのフアンクシヨン駆動回路を提供することを
目的とするものである。
の記憶情報を破壊しないカセツト状磁気バブルメ
モリのフアンクシヨン駆動回路を提供することを
目的とするものである。
(5) 考案の構成
そしてこの目的は本考案によれば、カセツト状
磁気バブルメモリが本体装置に接続されたとき、
該カセツト中のジエネレータ、トランスフア、レ
プリケータ、スワツプ等のフアンクシヨンゲート
を該本体装置内の駆動回路の出力端と電源間に接
続して該フアンクシヨンゲートを駆動する定電流
駆動型フアンクシヨン駆動回路において、該駆動
回路の出力端と電源間に、カセツト中のゲート抵
抗の抵抗値の10倍以上のプルアツプ抵抗を接続
し、該カセツトを本体装置に接続したときに駆動
回路中の分布容量を充電する充電電流が各ゲート
に流れないように前記プルアツプ抵抗により常に
駆動回路の分布容量を充電しておくことを特徴と
するカセツト状磁気バブルメモリのフアンクシヨ
ン駆動回路を提供することによつて達成される。
磁気バブルメモリが本体装置に接続されたとき、
該カセツト中のジエネレータ、トランスフア、レ
プリケータ、スワツプ等のフアンクシヨンゲート
を該本体装置内の駆動回路の出力端と電源間に接
続して該フアンクシヨンゲートを駆動する定電流
駆動型フアンクシヨン駆動回路において、該駆動
回路の出力端と電源間に、カセツト中のゲート抵
抗の抵抗値の10倍以上のプルアツプ抵抗を接続
し、該カセツトを本体装置に接続したときに駆動
回路中の分布容量を充電する充電電流が各ゲート
に流れないように前記プルアツプ抵抗により常に
駆動回路の分布容量を充電しておくことを特徴と
するカセツト状磁気バブルメモリのフアンクシヨ
ン駆動回路を提供することによつて達成される。
(6) 考案の実施例
以下本考案実施例を図面によつて詳述する。
第３図は本考案によるカセツト状磁気バブルメ
モリのフアンクシヨン駆動回路の構成を示す図で
ある。
モリのフアンクシヨン駆動回路の構成を示す図で
ある。
同図において４はトランジスタQ1，Q2、抵抗
R1，R2により構成された定電流型駆動回路、５
は該駆動回路４の出力端と電源＋Ｖとの間に挿入
された本考案の要点であるプルアツプ抵抗、６は
カセツト状磁気バブルメモリ、７は駆動回路とカ
セツト状磁気バブルメモリとを接続するコネクタ
をそれぞれ示している。
R1，R2により構成された定電流型駆動回路、５
は該駆動回路４の出力端と電源＋Ｖとの間に挿入
された本考案の要点であるプルアツプ抵抗、６は
カセツト状磁気バブルメモリ、７は駆動回路とカ
セツト状磁気バブルメモリとを接続するコネクタ
をそれぞれ示している。
第３図において駆動回路４の分布容量C1，C2
（約50PF）は常時電源V1によりプルアツプ抵抗５
を通して充電されている。従つて駆動回路４の出
力端は常に＋V1にプルアツプされている。この
ような状態でコネクタ７によりカセツト状磁気バ
ブルメモリ６を接続した場合、カセツト内のフア
ンクシヨンゲートの両端には電圧が印加されず、
従つて異常電流が流れることもない。このためカ
セツト中のバブルメモリの記憶情報が破壊される
こともない。
（約50PF）は常時電源V1によりプルアツプ抵抗５
を通して充電されている。従つて駆動回路４の出
力端は常に＋V1にプルアツプされている。この
ような状態でコネクタ７によりカセツト状磁気バ
ブルメモリ６を接続した場合、カセツト内のフア
ンクシヨンゲートの両端には電圧が印加されず、
従つて異常電流が流れることもない。このためカ
セツト中のバブルメモリの記憶情報が破壊される
こともない。
なお分布容量充電用のプルアツプ抵抗５はフア
ンクシヨンゲート抵抗ＲGと並列に入るためその
抵抗値を小さく取ると駆動電流を大きくしなけれ
ばならない。またＲGは一般に抵抗の温度係数が
0.4％／degと大きいためプルアツプ抵抗５が小さ
い場合、温度による変動率が大きくなる。従つて
プルアツプ抵抗５の値ＲCはＲGに対して大きい値
をとる必要がある。従つてＲC＞10RGが望まし
い。
ンクシヨンゲート抵抗ＲGと並列に入るためその
抵抗値を小さく取ると駆動電流を大きくしなけれ
ばならない。またＲGは一般に抵抗の温度係数が
0.4％／degと大きいためプルアツプ抵抗５が小さ
い場合、温度による変動率が大きくなる。従つて
プルアツプ抵抗５の値ＲCはＲGに対して大きい値
をとる必要がある。従つてＲC＞10RGが望まし
い。
次に他の実施例を第４図に示す。同図において
８はカセツト状磁気バブルメモリ、９はコネク
タ、１０は差動増幅器、１１は本考案の要点であ
るプルアツプ抵抗をそれぞれ示している。
８はカセツト状磁気バブルメモリ、９はコネク
タ、１０は差動増幅器、１１は本考案の要点であ
るプルアツプ抵抗をそれぞれ示している。
第４図において、差動増幅器１０の入力端IN
に駆動パルスが印加されると出力端OUTに電圧
が出力され、これによりトランジスタQ1がオン
になつて抵抗R1に一定電圧が印加される。R1に
はこの電圧で決まる一定電流が流れる。もしR1
に流れる電流が増大するとＡ点の電位が上昇して
差動増幅器１０の一端子にフイードバツクされ、
この結果差動増幅器１０の出力が変化してトラン
ジスタQ1を制御し、R1には常に一定電流が流れ
るように制御される。そしてこの差動増幅器１
０、トランジスタQ1等よりなる定電流回路には
常時プルアツプ抵抗１１によつて電源電圧V1が
印加されているためその分布容量は常に充電され
ている。従つてこの回路にカセツト状磁気バブル
メモリ８を接続してもその各ゲートに異常電流が
流れることはない。なおこの場合のプルアツプ抵
抗１１の値ＲCは前実施例と同様ＲC＞10RGであ
ることが望ましい。
に駆動パルスが印加されると出力端OUTに電圧
が出力され、これによりトランジスタQ1がオン
になつて抵抗R1に一定電圧が印加される。R1に
はこの電圧で決まる一定電流が流れる。もしR1
に流れる電流が増大するとＡ点の電位が上昇して
差動増幅器１０の一端子にフイードバツクされ、
この結果差動増幅器１０の出力が変化してトラン
ジスタQ1を制御し、R1には常に一定電流が流れ
るように制御される。そしてこの差動増幅器１
０、トランジスタQ1等よりなる定電流回路には
常時プルアツプ抵抗１１によつて電源電圧V1が
印加されているためその分布容量は常に充電され
ている。従つてこの回路にカセツト状磁気バブル
メモリ８を接続してもその各ゲートに異常電流が
流れることはない。なおこの場合のプルアツプ抵
抗１１の値ＲCは前実施例と同様ＲC＞10RGであ
ることが望ましい。
(7) 考案の効果
以上、詳細に説明したように、本考案のカセツ
ト状磁気バブルメモリのフアンクシヨン駆動回路
はその分布容量を常時充電しておくプルアツプ抵
抗を付加することにより、カセツト状磁気バブル
メモリの接続時にそのフアンクシヨンゲートに流
れる異常電流を防止して、記憶情報の破壊を防止
可能としたものである。
ト状磁気バブルメモリのフアンクシヨン駆動回路
はその分布容量を常時充電しておくプルアツプ抵
抗を付加することにより、カセツト状磁気バブル
メモリの接続時にそのフアンクシヨンゲートに流
れる異常電流を防止して、記憶情報の破壊を防止
可能としたものである。
第１図は従来の磁気バブルメモリのフアンクシ
ヨンゲート駆動回路を説明するための図、第２図
はそのカセツト接続時の異常電流を説明するため
の図、第３図は本考案によるカセツト状磁気バブ
ルメモリのフアンクシヨン駆動回路の実施例の回
路を示す回路図、第４図は他の実施例の回路を示
す回路図である。 図面において、５，１１はプルアツプ抵抗、
６，８はカセツト状磁気バブルメモリ、７，９は
コネクタ、１０は差動増幅器をそれぞれ示す。
ヨンゲート駆動回路を説明するための図、第２図
はそのカセツト接続時の異常電流を説明するため
の図、第３図は本考案によるカセツト状磁気バブ
ルメモリのフアンクシヨン駆動回路の実施例の回
路を示す回路図、第４図は他の実施例の回路を示
す回路図である。 図面において、５，１１はプルアツプ抵抗、
６，８はカセツト状磁気バブルメモリ、７，９は
コネクタ、１０は差動増幅器をそれぞれ示す。
Claims (1)
- カセツト状磁気バブルメモリが本体装置に接続
されたとき該カセツト中のジエネレータ、トラン
スフア、レプリケータ、スワツプ等のフアンクシ
ヨンゲートを該本体装置内の駆動回路の出力端と
電源間に接続して該フアンクシヨンゲートを駆動
する定電流駆動型フアンクシヨン駆動回路におい
て、該駆動回路の出力端と電源間に、カセツト中
のゲート抵抗の抵抗値の10倍以上のプルアツプ抵
抗を接続し、該カセツトを本体装置に接続したと
きに駆動回路中の分布容量を充電する充電電流が
各ゲートに流れないように上記プルアツプ抵抗に
より常に駆動回路の分布容量を充電しておくこと
を特徴とするカセツト状磁気バブルメモリのフア
ンクシヨン駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18104081U JPS5887200U (ja) | 1981-12-07 | 1981-12-07 | カセツト状磁気バブルメモリのフアンクシヨン駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18104081U JPS5887200U (ja) | 1981-12-07 | 1981-12-07 | カセツト状磁気バブルメモリのフアンクシヨン駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5887200U JPS5887200U (ja) | 1983-06-13 |
| JPS6128317Y2 true JPS6128317Y2 (ja) | 1986-08-22 |
Family
ID=29978169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18104081U Granted JPS5887200U (ja) | 1981-12-07 | 1981-12-07 | カセツト状磁気バブルメモリのフアンクシヨン駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5887200U (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147926A (en) * | 1975-06-13 | 1976-12-18 | Hitachi Ltd | Driving system for a magnetic bubble memory device |
| JPS5847787B2 (ja) * | 1977-11-11 | 1983-10-25 | 富士通株式会社 | 磁気バブルカセツトメモリ |
| JPS597150B2 (ja) * | 1978-08-22 | 1984-02-16 | 富士通株式会社 | カセット型磁気バブル記憶モジュ−ルの判別方式 |
-
1981
- 1981-12-07 JP JP18104081U patent/JPS5887200U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5887200U (ja) | 1983-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2693967B2 (ja) | メモリセル | |
| JP3851000B2 (ja) | 半導体メモリ装置 | |
| EP0364813A2 (en) | Semiconductor memory device with memory cells including ferroelectric capacitors | |
| JPS59124095A (ja) | 半導体記憶装置 | |
| JP2786572B2 (ja) | ビット線の電圧スイングが制限された半導体メモリ用センス回路 | |
| JPH05258577A (ja) | 半導体メモリ装置 | |
| US4338679A (en) | Row driver circuit for semiconductor memory | |
| JP3494488B2 (ja) | 半導体装置 | |
| JPS6128317Y2 (ja) | ||
| KR950014256B1 (ko) | 낮은 전원전압을 사용하는 반도체 메모리장치 | |
| EP0439154A2 (en) | Semiconductor memory device and data processing device using same | |
| TWI246692B (en) | Power supply with power saving in a display system | |
| JPS6074061A (ja) | 不揮発性デ−タ記憶装置 | |
| JPS5839117A (ja) | Ｍｏｓトランジスタ駆動回路 | |
| GB2118797A (en) | Non-volatile memory circuit | |
| JPS6052997A (ja) | 半導体記憶装置 | |
| JPS58128090A (ja) | ダイナミツクｉｃメモリ | |
| JPS6196588A (ja) | 半導体記憶装置 | |
| JPH0217872B2 (ja) | ||
| JP2792675B2 (ja) | 半導体記憶装置 | |
| JPH07244987A (ja) | 半導体メモリ装置 | |
| JPS6149758B2 (ja) | ||
| EP0838823A3 (en) | Semiconductor memory device | |
| JPS63239578A (ja) | メモリ−カ−ド | |
| JPH03116490A (ja) | スタティックｒａｍ |