JPS61283093A - 入出力信号の保持回路 - Google Patents
入出力信号の保持回路Info
- Publication number
- JPS61283093A JPS61283093A JP60124825A JP12482585A JPS61283093A JP S61283093 A JPS61283093 A JP S61283093A JP 60124825 A JP60124825 A JP 60124825A JP 12482585 A JP12482585 A JP 12482585A JP S61283093 A JPS61283093 A JP S61283093A
- Authority
- JP
- Japan
- Prior art keywords
- input
- level
- buffer
- point
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、信号の保持回路に係り、特に半導体集積回
路内に形成された入出力信号の保持回路に関するもので
ある。
路内に形成された入出力信号の保持回路に関するもので
ある。
第３図はこの種の半導体集積回路内に形成された従来の
入出力信号の保持回路を示すものであり、図において、
１はデータ（内部入出力信号）が入力される入力点、２
は他の入力点３からの出力駆動信号により駆動される出
力バッファで、出力駆動信号を受けるとアクティブ状態
となり、上記データを取り入れて伝送する。４は出力バ
ッファ２の出力側と入出力端子Ｊ接続された第１中継点
、５はこれと接続されている第２中継点、６は入力側が
第２中継点と接続されたインバータで、例えば２つのＭ
ＯＳ）ランジスタで構成されている。７はインバータ６
の出力側と接続されている第３中継点、８は直流電源の
電源端子（＋側）、９はその接地端子（−側）、１０は
第１の導電形（ここではＰチャネル形）のＭＯＳトラン
ジスタで、ドレイン電極が電源端子８．ソース電極が第
２中継点、ゲート電極が第３中継点７とそれぞれ接続さ
れている。１１は第２の導電形（ここではＮチャネル形
）のＭＯＳ）ランジスタで、ドレイン電極が第２中継点
、ソース電極が接地端子９、ゲート電極が第３中継点７
とそれぞれ接続されている。
入出力信号の保持回路を示すものであり、図において、
１はデータ（内部入出力信号）が入力される入力点、２
は他の入力点３からの出力駆動信号により駆動される出
力バッファで、出力駆動信号を受けるとアクティブ状態
となり、上記データを取り入れて伝送する。４は出力バ
ッファ２の出力側と入出力端子Ｊ接続された第１中継点
、５はこれと接続されている第２中継点、６は入力側が
第２中継点と接続されたインバータで、例えば２つのＭ
ＯＳ）ランジスタで構成されている。７はインバータ６
の出力側と接続されている第３中継点、８は直流電源の
電源端子（＋側）、９はその接地端子（−側）、１０は
第１の導電形（ここではＰチャネル形）のＭＯＳトラン
ジスタで、ドレイン電極が電源端子８．ソース電極が第
２中継点、ゲート電極が第３中継点７とそれぞれ接続さ
れている。１１は第２の導電形（ここではＮチャネル形
）のＭＯＳ）ランジスタで、ドレイン電極が第２中継点
、ソース電極が接地端子９、ゲート電極が第３中継点７
とそれぞれ接続されている。
上記のように構成された保持回路においては、例えば第
２中継点５が“Ｈ″レベルハイレベル）′の時、第３中
継点７はインバータ６により反転されて“Ｌ ”レベル
（ローレベル）となっている、この状態でＰチャネル形
のＭｏ３）ランジスタ１０はＯＮ状態となっており、Ｎ
チャネル形のＭ−Ｏ５）ランジスタ１１はＯＦＦ状態と
なっている。よって、上記第２中継点５は“Ｈ”レベル
を保持することができる。逆に、第２中継点５が“Ｌ″
レベル時には、第３中継点７はインバータ６により反転
されて“Ｈ”レベルとなっている。従って、Ｐチャネル
形のＭｏ３）ランジスタ１０はＯＦＦ、Ｎチャネル形の
ＭＯＳトランジスタ１１はＯＮ状態となり、第２中継点
７は“Ｌ″レベル保持することができる。
２中継点５が“Ｈ″レベルハイレベル）′の時、第３中
継点７はインバータ６により反転されて“Ｌ ”レベル
（ローレベル）となっている、この状態でＰチャネル形
のＭｏ３）ランジスタ１０はＯＮ状態となっており、Ｎ
チャネル形のＭ−Ｏ５）ランジスタ１１はＯＦＦ状態と
なっている。よって、上記第２中継点５は“Ｈ”レベル
を保持することができる。逆に、第２中継点５が“Ｌ″
レベル時には、第３中継点７はインバータ６により反転
されて“Ｈ”レベルとなっている。従って、Ｐチャネル
形のＭｏ３）ランジスタ１０はＯＦＦ、Ｎチャネル形の
ＭＯＳトランジスタ１１はＯＮ状態となり、第２中継点
７は“Ｌ″レベル保持することができる。
ここで、内部入出力信号のレベル、即ち入力点１のレベ
ルが“Ｈ”レベルである時、他の入力点３からハイアク
ティブ（“Ｈ”レベル）な出力駆動信号が入力されると
、出力バッファ２はアクティブ状態となり、上記“Ｈ”
レベルの内部入出力信号を反転して出力する。このため
、第１中継点４は“Ｌ”レベルとなり、この時第２中継
点５が“Ｈ”レベルを保持していても強制的に“Ｌ″レ
ベル変え、第２中継点５を“Ｌ”レベルに保持させる。
ルが“Ｈ”レベルである時、他の入力点３からハイアク
ティブ（“Ｈ”レベル）な出力駆動信号が入力されると
、出力バッファ２はアクティブ状態となり、上記“Ｈ”
レベルの内部入出力信号を反転して出力する。このため
、第１中継点４は“Ｌ”レベルとなり、この時第２中継
点５が“Ｈ”レベルを保持していても強制的に“Ｌ″レ
ベル変え、第２中継点５を“Ｌ”レベルに保持させる。
同様に、入力点１のレベルが“Ｌ”レベルである時、上
記出力駆動信号が入力されると第１中継点４は“Ｈ”レ
ベルとなり、第２中継点５がＬ”レベルであっても強制
的に“Ｈ”レベルに変え、この状態を保持させる。この
ようにして入力点１から出力バッファ２を通して伝送さ
れる入出力信号を２つの直列接続されたＭｏ５）ランジ
スタ１０．１１の作用により保持させている。
記出力駆動信号が入力されると第１中継点４は“Ｈ”レ
ベルとなり、第２中継点５がＬ”レベルであっても強制
的に“Ｈ”レベルに変え、この状態を保持させる。この
ようにして入力点１から出力バッファ２を通して伝送さ
れる入出力信号を２つの直列接続されたＭｏ５）ランジ
スタ１０．１１の作用により保持させている。
従来の入出力信号の保持回路は以上のように構成されて
おり、第２中継点５のレベルを強制的に第１中継点４の
レベルに変換させているため、その変換時において、第
１中継点４が“Ｈ″レベル第２中継点５が“Ｌ”レベル
の時出力バッファ２から第１中継点４．第２中継点５及
びＭｏ５）ランジスタ１１を通して接地端子９へ貫通電
流が流れ、又第１中継点４が“Ｌ”レベルで第２中継点
５が“Ｈ”レベルの時電源端子８からＭｏＳトランジス
タ１０、第２中継点５及び第１中継点４を通して出力バ
ッファ２八貫通電流が流れ、電源電流が多くなり、消費
電力が大きいという問題点があった。
おり、第２中継点５のレベルを強制的に第１中継点４の
レベルに変換させているため、その変換時において、第
１中継点４が“Ｈ″レベル第２中継点５が“Ｌ”レベル
の時出力バッファ２から第１中継点４．第２中継点５及
びＭｏ５）ランジスタ１１を通して接地端子９へ貫通電
流が流れ、又第１中継点４が“Ｌ”レベルで第２中継点
５が“Ｈ”レベルの時電源端子８からＭｏＳトランジス
タ１０、第２中継点５及び第１中継点４を通して出力バ
ッファ２八貫通電流が流れ、電源電流が多くなり、消費
電力が大きいという問題点があった。
この発明は、このような問題点に着目してなされたもの
で、上記貫通電流が流れるのを防止して消費電力を小さ
くした入出力信号の保持回路を提供することを目的とし
ている。
で、上記貫通電流が流れるのを防止して消費電力を小さ
くした入出力信号の保持回路を提供することを目的とし
ている。
ゲート電極が互いに接続された導電形の異なる２つのト
ランジスタを直列に接続し、これらの接続点と前記各々
のトランジスタのゲート電極との間にインバータを接続
してなり、駆動信号によりアクティブ状態となるバッフ
ァを通して前記２つのトランジスタの接続点に伝送され
る入出力信号を保持する保持回路において、前記バッフ
ァがアクティブ状態となっている時非導通状態となる遮
断回路が前記２つのトランジスタの接続点とバッファと
の間に接続されている。
ランジスタを直列に接続し、これらの接続点と前記各々
のトランジスタのゲート電極との間にインバータを接続
してなり、駆動信号によりアクティブ状態となるバッフ
ァを通して前記２つのトランジスタの接続点に伝送され
る入出力信号を保持する保持回路において、前記バッフ
ァがアクティブ状態となっている時非導通状態となる遮
断回路が前記２つのトランジスタの接続点とバッファと
の間に接続されている。
遮断回路は、駆動信号によりバッファがアクティブ状態
となっている時、該バッファとの間を非導通状態にする
。これにより貫通電流が流れるのが防止され、消費電力
が小−声なものとなる。
となっている時、該バッファとの間を非導通状態にする
。これにより貫通電流が流れるのが防止され、消費電力
が小−声なものとなる。
第１図はこの発明の一実施例を示す回路図である０図中
、１〜１１は第３図と同一部分を示すものであり、１２
は駆動信号により出力バッファ２がアクティブ状態とな
っている時、該バッファ２からの入出力信号を遮断する
遮断回路で、単一の半導体基板に他の回路素子と共に形
成された第１の導電形（ここではＰチャネル形）のＭｏ
３）ランジスタ１３、第２の導電形（Ｎチャネル形）の
Ｍｏ３）ランジスタ１４、及びインバータ１５から構成
される装置 上記Ｐチャネル形ＭＯＳトランジスタ１３は、トレイン
電極が第１中継点４、ソース電極が第２中継点５、ゲー
ト電極が駆動信号の入力点３にそれぞれ接続され、Ｎチ
ャネル形ＭＯ３）ランジスタ１４は、ドレイン電極が第
１中継点４、ソース電極が第２中継点５、ゲート電極が
インバータ１５の出力側にそれぞれ接続されている。ま
た、インバータ１５の入力側は上記入力点３と接続され
ており、このインバータ１５は例えば２つのＭＯＳトラ
ンジスタで構成されている。
、１〜１１は第３図と同一部分を示すものであり、１２
は駆動信号により出力バッファ２がアクティブ状態とな
っている時、該バッファ２からの入出力信号を遮断する
遮断回路で、単一の半導体基板に他の回路素子と共に形
成された第１の導電形（ここではＰチャネル形）のＭｏ
３）ランジスタ１３、第２の導電形（Ｎチャネル形）の
Ｍｏ３）ランジスタ１４、及びインバータ１５から構成
される装置 上記Ｐチャネル形ＭＯＳトランジスタ１３は、トレイン
電極が第１中継点４、ソース電極が第２中継点５、ゲー
ト電極が駆動信号の入力点３にそれぞれ接続され、Ｎチ
ャネル形ＭＯ３）ランジスタ１４は、ドレイン電極が第
１中継点４、ソース電極が第２中継点５、ゲート電極が
インバータ１５の出力側にそれぞれ接続されている。ま
た、インバータ１５の入力側は上記入力点３と接続され
ており、このインバータ１５は例えば２つのＭＯＳトラ
ンジスタで構成されている。
次に動作を説明する。
従来と同様、例えば２つのトランジスタ１０゜１１の接
続点である第２中継点５が“Ｈ”レベル（ハイレベル）
の時、第３中継点７はインバータ６にヨリ反転されて“
Ｌ″レベルローレベル）となっている、この状態でＰチ
ャネル形のＭＯＳトランジスタｌＯはＯＮ状態となって
おり、Ｎチャネル形のＭＯＳ）ランジスタ１１はＯＦＦ
状態となっている。よって、上記第２中継点５は“Ｈ”
レベルを保持することができる。逆に、第２中継点５が
“Ｌ”レベルの時には、第３中継点７はインバータ６に
より反転されて“Ｈ”レベルとなっている。従って、Ｐ
チャネル形のＭＯＳトランジスタ１０はＯＦＦ、Ｎチャ
ネル形のＭＯＳトランジスタ１１はＯＮ状態となり、第
２中継点７は“Ｌ”レベルを保持することができる。
続点である第２中継点５が“Ｈ”レベル（ハイレベル）
の時、第３中継点７はインバータ６にヨリ反転されて“
Ｌ″レベルローレベル）となっている、この状態でＰチ
ャネル形のＭＯＳトランジスタｌＯはＯＮ状態となって
おり、Ｎチャネル形のＭＯＳ）ランジスタ１１はＯＦＦ
状態となっている。よって、上記第２中継点５は“Ｈ”
レベルを保持することができる。逆に、第２中継点５が
“Ｌ”レベルの時には、第３中継点７はインバータ６に
より反転されて“Ｈ”レベルとなっている。従って、Ｐ
チャネル形のＭＯＳトランジスタ１０はＯＦＦ、Ｎチャ
ネル形のＭＯＳトランジスタ１１はＯＮ状態となり、第
２中継点７は“Ｌ”レベルを保持することができる。
ここで、内部入出力信号のレベル、即ち入力点１のレベ
ルが“Ｈ”レベルである時、他の入力点３からハイアク
ティブな出力駆動信号が入力されると、出力バッファ３
はアクティブ状態となり、上記“Ｈ”レベルの内部入出
力信号を反転して出力する。このため、第１中継点４は
“Ｌ″レベルなるが、この時上記“Ｈ”レベルの駆動信
号がＭＯＳ）ランジスタ１３のゲート電極に加わるので
ドレイン電極とソース電極が非導通状態となり、Ｐチャ
ネル形ＭＯＳトランジスタ１３はＯＦＦとなる。又、イ
ンバータ１５にも上記駆動信号が入力され、ここで反転
された“Ｌ″レベル信号がＭＯＳトランジスタ１４のゲ
ート電極に加わるので、同様にＮチャネル形ＭＯＳトラ
ンジスタ１４もＯＦＦとなる。このため、第１中継点４
と第２中継点５とは非導通状態となり、駆動信号により
出力バッファ２がアクティブ状態となっている時、入出
力信号が遮断されので、従来のように信号の衝突におい
て発生する貫通電流が流れるのを防止することが可能と
なる。従って、単一半導体集積回路内での電源電流が減
少し、消費電力が小さなものとなる。なお、内部入出力
信号が“Ｌ″レベルある場合についても同様である。
ルが“Ｈ”レベルである時、他の入力点３からハイアク
ティブな出力駆動信号が入力されると、出力バッファ３
はアクティブ状態となり、上記“Ｈ”レベルの内部入出
力信号を反転して出力する。このため、第１中継点４は
“Ｌ″レベルなるが、この時上記“Ｈ”レベルの駆動信
号がＭＯＳ）ランジスタ１３のゲート電極に加わるので
ドレイン電極とソース電極が非導通状態となり、Ｐチャ
ネル形ＭＯＳトランジスタ１３はＯＦＦとなる。又、イ
ンバータ１５にも上記駆動信号が入力され、ここで反転
された“Ｌ″レベル信号がＭＯＳトランジスタ１４のゲ
ート電極に加わるので、同様にＮチャネル形ＭＯＳトラ
ンジスタ１４もＯＦＦとなる。このため、第１中継点４
と第２中継点５とは非導通状態となり、駆動信号により
出力バッファ２がアクティブ状態となっている時、入出
力信号が遮断されので、従来のように信号の衝突におい
て発生する貫通電流が流れるのを防止することが可能と
なる。従って、単一半導体集積回路内での電源電流が減
少し、消費電力が小さなものとなる。なお、内部入出力
信号が“Ｌ″レベルある場合についても同様である。
上記実施例では入力点３からハイアクティブな出力駆動
信号が入力される場合について説明したが、ローアクテ
ィブな出力駆動信号が入力される場合には第２図に示す
回路構成となる。即ち、第１図の出力バッファ２に代え
てローアクティブな出力駆動信号によりアクティブ状態
となる出力バッファ２ａを接続し、Ｎチャネル形ＭＯ３
）ランジスタ１４のゲート電極と入力点３との間のイン
バータ１５を取り去ると共に、Ｐチャネル形ＭＯＳトラ
ンジスタ１３のゲート電極と入力点３との間にインバー
タ１５ａを接続する。
信号が入力される場合について説明したが、ローアクテ
ィブな出力駆動信号が入力される場合には第２図に示す
回路構成となる。即ち、第１図の出力バッファ２に代え
てローアクティブな出力駆動信号によりアクティブ状態
となる出力バッファ２ａを接続し、Ｎチャネル形ＭＯ３
）ランジスタ１４のゲート電極と入力点３との間のイン
バータ１５を取り去ると共に、Ｐチャネル形ＭＯＳトラ
ンジスタ１３のゲート電極と入力点３との間にインバー
タ１５ａを接続する。
このように構成された保持回路においても、出力バッフ
ァ２ａが駆動されている時遮断回路１２によって入出力
信号が遮断される。即ち、ローアクティブな出力駆動信
号により出力バッファ２ａがアクティブ状態になった時
、Ｐチャネル形ＭＯＳトランジスタ１３のゲート電極に
は上記“Ｌ”レベルの出力駆動信号がインバータ１５ａ
によって反転された“Ｈ”レベルの信号が加わるのでＭ
ＯＳ）ランジスタ１３は０−ＦＦとなり、又Ｎチャネル
形ＭＯ５）ランジスタ１４のゲート電極には“Ｌ”レベ
ルの出力駆動信号がそのまま加わるのでＭＯＳトランジ
スタ１４もＯＦＦとなる。従って、第１中粛点４と第２
中継点５とは非導通状態となり、第１図の回路構成のも
のと同様貫通電流を防止することができる。
ァ２ａが駆動されている時遮断回路１２によって入出力
信号が遮断される。即ち、ローアクティブな出力駆動信
号により出力バッファ２ａがアクティブ状態になった時
、Ｐチャネル形ＭＯＳトランジスタ１３のゲート電極に
は上記“Ｌ”レベルの出力駆動信号がインバータ１５ａ
によって反転された“Ｈ”レベルの信号が加わるのでＭ
ＯＳ）ランジスタ１３は０−ＦＦとなり、又Ｎチャネル
形ＭＯ５）ランジスタ１４のゲート電極には“Ｌ”レベ
ルの出力駆動信号がそのまま加わるのでＭＯＳトランジ
スタ１４もＯＦＦとなる。従って、第１中粛点４と第２
中継点５とは非導通状態となり、第１図の回路構成のも
のと同様貫通電流を防止することができる。
以上説明したように、この発明によれば、駆動信号によ
りバッファがアクティブ状態となっている時該バッファ
からの入出力信号を遮断するようにしたため、無駄な貫
通電流が流れるのを防止することができ、電源電流が低
減し、消費電力を小さくすることができるという効果が
ある。
りバッファがアクティブ状態となっている時該バッファ
からの入出力信号を遮断するようにしたため、無駄な貫
通電流が流れるのを防止することができ、電源電流が低
減し、消費電力を小さくすることができるという効果が
ある。
第１図はこの発明の一実施例を示す回路図、第２図は駆
動信号がローアクティブな信号である場合の゛回路構成
図、第３図は従来の入出力信号の保持回路を示す回路図
である。 １・・・・・・内部入出力信号の入力点２．２ａ・・・
・・・出力ハッファ ３・・・・・・出力駆動信号の入力点 ５・・・・・・第２中継点 （２つのトランジスタの接続点） ６・・・・・・インバータ １０・・・・・・第１導電形のＭＯＳトランジスタ１１
・・・・・・第２導電形のＭＯＳトランジスタ１２・・
・・・・遮断回路 なお、図中同一符号は同−又は相当部分を示す。
動信号がローアクティブな信号である場合の゛回路構成
図、第３図は従来の入出力信号の保持回路を示す回路図
である。 １・・・・・・内部入出力信号の入力点２．２ａ・・・
・・・出力ハッファ ３・・・・・・出力駆動信号の入力点 ５・・・・・・第２中継点 （２つのトランジスタの接続点） ６・・・・・・インバータ １０・・・・・・第１導電形のＭＯＳトランジスタ１１
・・・・・・第２導電形のＭＯＳトランジスタ１２・・
・・・・遮断回路 なお、図中同一符号は同−又は相当部分を示す。
Claims (1)
- ゲート電極が互いに接続された導電形の異なる２つの
トランジスタを直列に接続し、これらの接続点と前記各
々のトランジスタのゲート電極との間にインバータを接
続してなり、駆動信号によりアクティブ状態となるバッ
ファを通して前記２つのトランジスタの接続点に伝送さ
れる入出力信号を保持する保持回路において、前記バッ
ファがアクティブ状態となっている時非導通状態となる
遮断回路を前記２つのトランジスタの接続点とバッファ
との間に接続したことを特徴とする入出力信号の保持回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60124825A JPS61283093A (ja) | 1985-06-07 | 1985-06-07 | 入出力信号の保持回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60124825A JPS61283093A (ja) | 1985-06-07 | 1985-06-07 | 入出力信号の保持回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61283093A true JPS61283093A (ja) | 1986-12-13 |
Family
ID=14895036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60124825A Pending JPS61283093A (ja) | 1985-06-07 | 1985-06-07 | 入出力信号の保持回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61283093A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5954094A (ja) * | 1982-09-21 | 1984-03-28 | Toshiba Corp | 半導体記憶装置 |
-
1985
- 1985-06-07 JP JP60124825A patent/JPS61283093A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5954094A (ja) * | 1982-09-21 | 1984-03-28 | Toshiba Corp | 半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| US4161663A (en) | High voltage CMOS level shifter | |
| US7173473B2 (en) | Level-shifting circuitry having “high” output impedance during disable mode | |
| KR850005038A (ko) | 고전압 회로 | |
| EP0341740A2 (en) | Complementary output circuit for logic circuit | |
| JP2004260242A (ja) | 電圧レベルシフタ | |
| JPS61283093A (ja) | 入出力信号の保持回路 | |
| KR970031312A (ko) | 3-상태회로의 출력 안정화회로 | |
| US6501298B1 (en) | Level-shifting circuitry having “low” output during disable mode | |
| JPH0437217A (ja) | 論理レベル変換回路 | |
| US6459300B1 (en) | Level-shifting circuitry having “high” output during disable mode | |
| JPH02268510A (ja) | ゲートアレイ装置によるバスデータ保持回路 | |
| JPS62154915A (ja) | 半導体集積回路装置 | |
| JPS61192121A (ja) | アナログ信号のスイツチ回路 | |
| JPH03204219A (ja) | Ｃｍｏｓラッチ回路 | |
| JPH04104515A (ja) | 出力回路 | |
| JPS63124616A (ja) | マルチプレクサ | |
| KR960003220B1 (ko) | 다입력 낸드회로 | |
| JPS6299998A (ja) | シフトレジスタ | |
| JPS6281118A (ja) | 入出力回路 | |
| JPH01181320A (ja) | 雑音減少型入力駆動回路 | |
| JPS6028326A (ja) | オ−プンドレイン素子 | |
| JPS63141410A (ja) | 入出力回路 | |
| JPH0558289B2 (ja) | ||
| JPH05218312A (ja) | オープンドレイン型出力回路 |