JPS6028326A - オ−プンドレイン素子 - Google Patents
オ−プンドレイン素子Info
- Publication number
- JPS6028326A JPS6028326A JP58137047A JP13704783A JPS6028326A JP S6028326 A JPS6028326 A JP S6028326A JP 58137047 A JP58137047 A JP 58137047A JP 13704783 A JP13704783 A JP 13704783A JP S6028326 A JPS6028326 A JP S6028326A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- potential
- time constant
- power supply
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Logic Circuits (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はオープンドレイン素子に関し、特に母線系を構
成し布ｆｆ１．論理和をと９得る金属酸化物半導体トラ
ンジスタにおけるオープンドレイン素子に関する。
成し布ｆｆ１．論理和をと９得る金属酸化物半導体トラ
ンジスタにおけるオープンドレイン素子に関する。
従来、複数の入出力素子を持つ母線系を構成する場合に
はスリーステート素子かあるいはオープンコレクタ素子
を使用していたが、この母線系を含むシステムを運用中
に出力端子を持つ新たな回路モジュールを迫力ａしよう
とすれば、該モジ−一ルに実装される母線ドライバ素子
の電源投入直後の素子状態が通常規定されていないため
、電源を切断するか母線を一時的に非使用状態にするか
、いずれにしてもシステムの運用を中断した上で接続す
るなどの対策が必要になるという欠点があった。
はスリーステート素子かあるいはオープンコレクタ素子
を使用していたが、この母線系を含むシステムを運用中
に出力端子を持つ新たな回路モジュールを迫力ａしよう
とすれば、該モジ−一ルに実装される母線ドライバ素子
の電源投入直後の素子状態が通常規定されていないため
、電源を切断するか母線を一時的に非使用状態にするか
、いずれにしてもシステムの運用を中断した上で接続す
るなどの対策が必要になるという欠点があった。
本発明の目的は、電源投入直後の一定の時間は出力端子
がオフとなる構成のオープンドレイン形式の金属酸化物
半導体トランジスタを出力段に使用した母線ドライブ素
子を用いることによっ′Ｃ上記欠点を除去し、現用中の
システムの運用を一時中断することなく新たな回路モジ
ュールの追加が可能になる母線を構成し得るオープンド
レイン素子を提供することにある。
がオフとなる構成のオープンドレイン形式の金属酸化物
半導体トランジスタを出力段に使用した母線ドライブ素
子を用いることによっ′Ｃ上記欠点を除去し、現用中の
システムの運用を一時中断することなく新たな回路モジ
ュールの追加が可能になる母線を構成し得るオープンド
レイン素子を提供することにある。
本発明によれば、第１および第２のゲート電極を有する
金属酸化物半導体トランジスタにおいて、前記第１のゲ
ート電極には論理信号を入力し且つ前記第２のゲート電
極には電源と地気間に直列接続された抵抗とコンデンサ
とからなる集積化時定数回路の中点電位を入力するよう
になすことを特徴とするオープンドレイン素子が得られ
る。
金属酸化物半導体トランジスタにおいて、前記第１のゲ
ート電極には論理信号を入力し且つ前記第２のゲート電
極には電源と地気間に直列接続された抵抗とコンデンサ
とからなる集積化時定数回路の中点電位を入力するよう
になすことを特徴とするオープンドレイン素子が得られ
る。
次に図面を参照して本発明について説明する。
第１図は本発明のオープンドレイン素子の一実施例を示
すブロック図である。同図において、２つのゲート電極
１１．１２を有する金属酸化物半導体トランジスタ（以
下単にトランジスタ）１０のゲート電極１１には通常の
論理信号を入力し、ゲート電極１２を電源と地気間に集
積化時定数回路として直列接続した抵抗器２０とコンデ
ンサ３０との中点と接続する。まだ出力端子１３はトラ
ンジスタ１０のドレイン電極であり母線と接続し、出力
端子１４はトランジスタ１０のソース電極であり地気と
接続する。
すブロック図である。同図において、２つのゲート電極
１１．１２を有する金属酸化物半導体トランジスタ（以
下単にトランジスタ）１０のゲート電極１１には通常の
論理信号を入力し、ゲート電極１２を電源と地気間に集
積化時定数回路として直列接続した抵抗器２０とコンデ
ンサ３０との中点と接続する。まだ出力端子１３はトラ
ンジスタ１０のドレイン電極であり母線と接続し、出力
端子１４はトランジスタ１０のソース電極であり地気と
接続する。
次に第２図は第１図におけるトランジスタ１０をＮチャ
ネル金属酸化物半導体プロセスを用いて実施したときの
デバイス構造例を示す断面図である。同図において、参
照符号１０１．１０２．１０３はＮ形拡散領域を示し、
Ｎ形拡散領域１０１．１０３はそれぞれドレイン領域、
ソース領域である。また参照符号２００−、３００およ
び４００はそれぞれゲート酸化膜、電極金属およびＰ影
領域を示す。
ネル金属酸化物半導体プロセスを用いて実施したときの
デバイス構造例を示す断面図である。同図において、参
照符号１０１．１０２．１０３はＮ形拡散領域を示し、
Ｎ形拡散領域１０１．１０３はそれぞれドレイン領域、
ソース領域である。また参照符号２００−、３００およ
び４００はそれぞれゲート酸化膜、電極金属およびＰ影
領域を示す。
続いて第１図、第２図を参照し°Ｃ本本実側の動作につ
いて説明する。電源投入直後は抵抗器２０と′コンデン
サ３０とによって決まる時定数により、トランジスタの
ゲート電極１２の電位は一定時間 。
いて説明する。電源投入直後は抵抗器２０と′コンデン
サ３０とによって決まる時定数により、トランジスタの
ゲート電極１２の電位は一定時間 。
スレッンヨルド電圧以下に保たれる。するとＮ形拡散領
域１０２と１０３の間にチャネルが形成されることはな
く、出力端子１３と１４（すなわちドレイン電極とソー
ス電極）間は分離された状態になる。電源投入後十分な
時間が経過した後ではゲート電極１２はスレッンヨルド
電圧以上となりＮ形拡散領域１０２と１０３の間には常
時チャネルが形成されゲート電極１１への論理信号入力
に従いＮ形拡散領域１０１と１０３間、従ってドレイン
領域とソース領域間に電流路が形成される。
域１０２と１０３の間にチャネルが形成されることはな
く、出力端子１３と１４（すなわちドレイン電極とソー
ス電極）間は分離された状態になる。電源投入後十分な
時間が経過した後ではゲート電極１２はスレッンヨルド
電圧以上となりＮ形拡散領域１０２と１０３の間には常
時チャネルが形成されゲート電極１１への論理信号入力
に従いＮ形拡散領域１０１と１０３間、従ってドレイン
領域とソース領域間に電流路が形成される。
このように、電源投入直後のある期間トランジスタ１０
はオフとなるので出力端子１３を介して母線にグリッチ
が出ることはない。
はオフとなるので出力端子１３を介して母線にグリッチ
が出ることはない。
以上の説明により明らかなように本発明のオープンドレ
イン素子によれば、２つのゲート電極を有する金属酸化
物半導体トランジスタの一方のゲート電極に電源と接地
間に直列に接続された抵抗とコンデンサとの中点電位を
入力することにより該トランジスタが電源投入された直
後から所定の時間は出力にグリッチが生じないので、電
源を一時切断するなどのシステム運用中断の措置をとる
ことなく現用中の母線系に新たな回路モジュールを追加
することができるという効果が生じる。
イン素子によれば、２つのゲート電極を有する金属酸化
物半導体トランジスタの一方のゲート電極に電源と接地
間に直列に接続された抵抗とコンデンサとの中点電位を
入力することにより該トランジスタが電源投入された直
後から所定の時間は出力にグリッチが生じないので、電
源を一時切断するなどのシステム運用中断の措置をとる
ことなく現用中の母線系に新たな回路モジュールを追加
することができるという効果が生じる。
第１図は本発明のオープンドレイン素子の一実施例を示
すブロック図および第２図は第１図におけるトランジス
タをＮチャネル金属酸化物半導体プロセスを用いて実施
したときのデバイス構造例を示す断面図である。 図において、１ｏ・・・−・・金属酸化物半導体トラン
ジスタ、１１．１２・・・−・・ゲート電極、１３，１
４・・・・・・出力端子、２０・・・・・・抵抗器、３
０・・・・・°コンデンサ、１０１．１０２．１０３・
・・・・・Ｎ形拡散領域、２００・・・・・・ゲート鹸
化膜、３ｏｏ叫°°電極金属、４００・・・・・・Ｐ影
領域。
すブロック図および第２図は第１図におけるトランジス
タをＮチャネル金属酸化物半導体プロセスを用いて実施
したときのデバイス構造例を示す断面図である。 図において、１ｏ・・・−・・金属酸化物半導体トラン
ジスタ、１１．１２・・・−・・ゲート電極、１３，１
４・・・・・・出力端子、２０・・・・・・抵抗器、３
０・・・・・°コンデンサ、１０１．１０２．１０３・
・・・・・Ｎ形拡散領域、２００・・・・・・ゲート鹸
化膜、３ｏｏ叫°°電極金属、４００・・・・・・Ｐ影
領域。
Claims (1)
- 第１および第２のゲート電極を有する余滴酸化物半導体
トランジスタにおいて、前記第１のゲート電極には論理
信号を入力し且つ前記第２のゲート電極には電源と地気
間に直列接続された抵抗とコンデンサからなる集積化時
定数回路の中点電位を入力するようになすことを特徴と
するオープンドレイン素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58137047A JPS6028326A (ja) | 1983-07-27 | 1983-07-27 | オ−プンドレイン素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58137047A JPS6028326A (ja) | 1983-07-27 | 1983-07-27 | オ−プンドレイン素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6028326A true JPS6028326A (ja) | 1985-02-13 |
Family
ID=15189626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58137047A Pending JPS6028326A (ja) | 1983-07-27 | 1983-07-27 | オ−プンドレイン素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6028326A (ja) |
-
1983
- 1983-07-27 JP JP58137047A patent/JPS6028326A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6028326A (ja) | オ−プンドレイン素子 | |
| JP2749185B2 (ja) | 複合論理回路 | |
| JPH03132115A (ja) | 半導体集積回路 | |
| JP2936474B2 (ja) | 半導体集積回路装置 | |
| JPH11163686A (ja) | Ｒｓフリップフロップ | |
| JPH0563943B2 (ja) | ||
| JPH02268510A (ja) | ゲートアレイ装置によるバスデータ保持回路 | |
| JP2569684B2 (ja) | パワーオンリセット回路 | |
| JP2830244B2 (ja) | トライステートバッファ回路 | |
| JPS6382019A (ja) | 相補形ｍｏｓ高インピ−ダンス回路 | |
| JP2734531B2 (ja) | 論理回路 | |
| JPH057151A (ja) | レベルシフト回路 | |
| JPS58103230A (ja) | スイツチング回路 | |
| JP2712432B2 (ja) | 多数決論理回路 | |
| JP3039053B2 (ja) | 半導体集積回路 | |
| JP2595074B2 (ja) | 半導体集積回路装置 | |
| JPH0421960B2 (ja) | ||
| JPS62222713A (ja) | 遅延用ｃｍｏｓインバ−タ回路 | |
| JPH01100656A (ja) | マイクロコンピュータの出力回路 | |
| JPS63124616A (ja) | マルチプレクサ | |
| JPS62298204A (ja) | Ｃｍｏｓゲ−トアレイ | |
| JPH01235371A (ja) | 半導体集積回路装置 | |
| JPS61170130A (ja) | 出力インバ−タの貫通電流防止回路 | |
| JPH0558289B2 (ja) | ||
| JPS6336681B2 (ja) |