JPS61280764A - デイジタル位相制御装置 - Google Patents
デイジタル位相制御装置Info
- Publication number
- JPS61280764A JPS61280764A JP12064885A JP12064885A JPS61280764A JP S61280764 A JPS61280764 A JP S61280764A JP 12064885 A JP12064885 A JP 12064885A JP 12064885 A JP12064885 A JP 12064885A JP S61280764 A JPS61280764 A JP S61280764A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- counter
- value
- signal
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｒｉｔ ｔｒｙ Ｇ−ｎ （ｉｌｌ ＦＥ ４ 屏”！
この発明は、静止形電力変換装置を構成するスイッチン
グ素子の点弧制御をマイクロコンピュータの如きディジ
タル処理装置を用いて行なうためのディジタル位相制御
装置、特に同期信号の異常検出機能を備えたディジタル
位相制御装置に関する。
この発明は、静止形電力変換装置を構成するスイッチン
グ素子の点弧制御をマイクロコンピュータの如きディジ
タル処理装置を用いて行なうためのディジタル位相制御
装置、特に同期信号の異常検出機能を備えたディジタル
位相制御装置に関する。
最近は、かかる位相制御をアナログ式にて行なうアナロ
グ位相制御装置にかわり、これをマイクロコンピュータ
の如き処理装置を用いてディジタル的に行なうディジタ
ル位相制御装置が用いられるようになって来た。
グ位相制御装置にかわり、これをマイクロコンピュータ
の如き処理装置を用いてディジタル的に行なうディジタ
ル位相制御装置が用いられるようになって来た。
このような位相制御装置においては、同期信号に異常が
生じると制御（点弧）パルス出方時点のずれ、または制
御パルスの欠相の如き問題が生じるにもかへわらず、従
来はこのような検出機能が全く無く、そのためには特別
なハードウェアが必要になるという問題があった。
生じると制御（点弧）パルス出方時点のずれ、または制
御パルスの欠相の如き問題が生じるにもかへわらず、従
来はこのような検出機能が全く無く、そのためには特別
なハードウェアが必要になるという問題があった。
＋４＋Ａζ４イ ＞ハム１０腸１賛ａ膓口＾田＾仄山譲
能を簡単かつ安価に付与することを目的とする。
能を簡単かつ安価に付与することを目的とする。
ディジタル処理装置に同期信号の位相角および相間位相
差をそれぞれ所定値と比較してその異常を検出する検出
機能を付与する。
差をそれぞれ所定値と比較してその異常を検出する検出
機能を付与する。
同期信号位相角を、カウンタにより同期信号電圧の零ク
ロス点からのカウント値として検出し、今回制御パルス
出力時点より次回制御パルス出力時点までの制御パルス
間隔を制御する方式において、制御パルス出力時点での
位相角が指令値と極端にずれている場合に、各相の位相
角および相間の位相差をそれぞれ正常の場合の値（基準
値）と比較することにより、同期信号の異常を検出しよ
うとするものである。
ロス点からのカウント値として検出し、今回制御パルス
出力時点より次回制御パルス出力時点までの制御パルス
間隔を制御する方式において、制御パルス出力時点での
位相角が指令値と極端にずれている場合に、各相の位相
角および相間の位相差をそれぞれ正常の場合の値（基準
値）と比較することにより、同期信号の異常を検出しよ
うとするものである。
第１図はこの発明の実施例を示すブロック図であり、第
２図はディジタル位相制御方式が適用される三相サイリ
スタ変換器主回路を示す概要図である。なお、この三相
サイリスタ変換器は第２図の如（、三相ブリッジ結線さ
れた６つのサイリスタＵ−Ｚより構成されており、直流
出力端子はＰ。
２図はディジタル位相制御方式が適用される三相サイリ
スタ変換器主回路を示す概要図である。なお、この三相
サイリスタ変換器は第２図の如（、三相ブリッジ結線さ
れた６つのサイリスタＵ−Ｚより構成されており、直流
出力端子はＰ。
Ｎで示されている。
第１図において、１（１１〜１５）は第２図の交流側端
子Ｒ，Ｓ、Ｔから図示されない変成器を介して取り出さ
れる線間電圧ｖｓに対し、その電圧が正の期間のみ同期
電圧パルスを出力する波形整形回路、２（２１〜２３）
は同期信号位相角検出用カウンタであり、前述の同期電
圧パルスの立上がりごとくリセットされる。任意の時点
における位相角は、このカウンタ２の内容を読み込めば
時間換算値として得られる。このカウンタ２の基準とな
るクロックパルスは、マイクロコンピュータノ如きディ
ジタル処理装置（ＣＰＵ）３より供給される。また、こ
のカウンタ２はエンドレスカウンタであり、同期電圧パ
ルスがなくなった場合でも基準クロックパルスのカウン
トを継続し、オーバあり、制御パルス出力時点にリセッ
トされ、次回制御パルス出力時点の時間換算値と自分自
身のカウント値が一致する時点において、ＣＰＯ３に対
して割込み信号を発する。ＣＰＵＩはこれを受けて制御
パルスｖｐを出力する。
子Ｒ，Ｓ、Ｔから図示されない変成器を介して取り出さ
れる線間電圧ｖｓに対し、その電圧が正の期間のみ同期
電圧パルスを出力する波形整形回路、２（２１〜２３）
は同期信号位相角検出用カウンタであり、前述の同期電
圧パルスの立上がりごとくリセットされる。任意の時点
における位相角は、このカウンタ２の内容を読み込めば
時間換算値として得られる。このカウンタ２の基準とな
るクロックパルスは、マイクロコンピュータノ如きディ
ジタル処理装置（ＣＰＵ）３より供給される。また、こ
のカウンタ２はエンドレスカウンタであり、同期電圧パ
ルスがなくなった場合でも基準クロックパルスのカウン
トを継続し、オーバあり、制御パルス出力時点にリセッ
トされ、次回制御パルス出力時点の時間換算値と自分自
身のカウント値が一致する時点において、ＣＰＯ３に対
して割込み信号を発する。ＣＰＵＩはこれを受けて制御
パルスｖｐを出力する。
第３図は第１図における正常時の動作を説明するための
各部波形図で、（ａ）は波形整形回路１に入力される同
期信号電圧、（ｂ）は同期電圧パルス、（ｃ）は同期カ
ラ／り出力波形をそれぞれ示している。なお、（Ｃ）の
カウンタ出力はディジタル量であるが、わかり易くする
丸めにアナログ的に示している。
各部波形図で、（ａ）は波形整形回路１に入力される同
期信号電圧、（ｂ）は同期電圧パルス、（ｃ）は同期カ
ラ／り出力波形をそれぞれ示している。なお、（Ｃ）の
カウンタ出力はディジタル量であるが、わかり易くする
丸めにアナログ的に示している。
すなわち、同期信号の各相の位相差関係は、どの相が最
も進んでいるかによって三通りの場合が考えられるが、
どの位相関係の状態においても位相差は必ず１２０
（電気角）または２４０ である。また、同期信号の
零クロス点を基準に考えると、位相角は３６０ 以下
である。したがって、同期信号が正常である限り、同期
カウンタは必ず３６０° ごとにリセットされ、同期信
号間の位相差は１２０ または２４０ であり、各
相の位相差は３６０°ｅｔを越えることはない筈であり
、これらの関係が成り立たないときに異常と判定する、
というのがこの発明の原理である。
も進んでいるかによって三通りの場合が考えられるが、
どの位相関係の状態においても位相差は必ず１２０
（電気角）または２４０ である。また、同期信号の
零クロス点を基準に考えると、位相角は３６０ 以下
である。したがって、同期信号が正常である限り、同期
カウンタは必ず３６０° ごとにリセットされ、同期信
号間の位相差は１２０ または２４０ であり、各
相の位相差は３６０°ｅｔを越えることはない筈であり
、これらの関係が成り立たないときに異常と判定する、
というのがこの発明の原理である。
ここで、同期信号の三相中の一相が欠相した場合を考え
ると、第１図に示す同期カウンタ２のリセット信号がな
くなりカウンタのリセット動作は行なわれなくなるが、
クロックパルスがあるためカウント動作はエンドレスに
継続する。従って、欠相した相の同期カウンタはやがて
３６０ 相当のカウント値を越えた値となる。このた
め、今回の制御パルス出力時点での位相角の検出をこの
同期カウンタを用いて行なう時点になると、位相角が３
６０ より大きい値になっていることから、同期信号
異常が検出される。第４図（Ａ）はこの場合の同期カウ
ンタの動きを示すもので、破線は欠相した相の同期カウ
ンタの正常時の動きを示しており、α５６０は３６０
相当のカウント値、αｍａｘは同期カウンタのオーバ
ーフローする直前の値である。
ると、第１図に示す同期カウンタ２のリセット信号がな
くなりカウンタのリセット動作は行なわれなくなるが、
クロックパルスがあるためカウント動作はエンドレスに
継続する。従って、欠相した相の同期カウンタはやがて
３６０ 相当のカウント値を越えた値となる。このた
め、今回の制御パルス出力時点での位相角の検出をこの
同期カウンタを用いて行なう時点になると、位相角が３
６０ より大きい値になっていることから、同期信号
異常が検出される。第４図（Ａ）はこの場合の同期カウ
ンタの動きを示すもので、破線は欠相した相の同期カウ
ンタの正常時の動きを示しており、α５６０は３６０
相当のカウント値、αｍａｘは同期カウンタのオーバ
ーフローする直前の値である。
第４図（Ａ）において、■の期間に■の相が欠相したと
考えると、■相の同期カウンタは３６０°ｅ′を越えて
カウントを継続し、■の期間において同期信号異常が検
出される。この検出は、必ず＠の期間で行なわれる。ま
た、制御パルスに同期した移相器カウンタを備えている
ので、次回の制御パルス出力時点を決める基準となる今
回制御パルス出力時の同期信号が正常であれば、次回に
誤パルスを出力することはない。
考えると、■相の同期カウンタは３６０°ｅ′を越えて
カウントを継続し、■の期間において同期信号異常が検
出される。この検出は、必ず＠の期間で行なわれる。ま
た、制御パルスに同期した移相器カウンタを備えている
ので、次回の制御パルス出力時点を決める基準となる今
回制御パルス出力時の同期信号が正常であれば、次回に
誤パルスを出力することはない。
次に、同期信号電圧の陥没が発生すると、同期カウンタ
のリセット動作が本来の同期信号電圧の零クロス点以外
で行なわれる。第４図（Ｂ）はこの場合のカウンタの動
きを示しており、破線は正常な場合の同期カウンタの動
きである。同図（Ｂ）の■の時点で同期信号電圧の陥没
が発生すると、同期カウンタはｓ ６０ ｅ ６ ｔを
越えてカウントはしないが各相間の位相差が乱れるため
同期信号異常となる。これが＠の期間である。もし、■
の期間に異常が検出されなかったとしても、θの期間で
は復帰しているため、特に問題となることはない。
のリセット動作が本来の同期信号電圧の零クロス点以外
で行なわれる。第４図（Ｂ）はこの場合のカウンタの動
きを示しており、破線は正常な場合の同期カウンタの動
きである。同図（Ｂ）の■の時点で同期信号電圧の陥没
が発生すると、同期カウンタはｓ ６０ ｅ ６ ｔを
越えてカウントはしないが各相間の位相差が乱れるため
同期信号異常となる。これが＠の期間である。もし、■
の期間に異常が検出されなかったとしても、θの期間で
は復帰しているため、特に問題となることはない。
つまり、この場合は＠の期間のカウント値にもとづいて
位相制御を行なう場合以外は、単に異常（一過性の異常
）が検出されるだけで、格別の問題とはならないもので
おる。
位相制御を行なう場合以外は、単に異常（一過性の異常
）が検出されるだけで、格別の問題とはならないもので
おる。
この発明によれば、ディジタル位相制御装置においてそ
の基準位相となる同期信号の相数に等しい数の同期カウ
ンタを設けて各相の瞬時の位相角および位相差を検出し
、これを基準値と比較することにより異常を判別できる
ので、同期信号異常を確実に検出することができ、した
がって新たな故障が発生することもなく、誤パルス出力
の問題のない信頼性の高い制御装置が特にハードウェア
を追加することもなく実現し得る利点がもたらされる。
の基準位相となる同期信号の相数に等しい数の同期カウ
ンタを設けて各相の瞬時の位相角および位相差を検出し
、これを基準値と比較することにより異常を判別できる
ので、同期信号異常を確実に検出することができ、した
がって新たな故障が発生することもなく、誤パルス出力
の問題のない信頼性の高い制御装置が特にハードウェア
を追加することもなく実現し得る利点がもたらされる。
第１図はこの発明の実施例を示すブロック図、第２図は
電力変換装置の主回路を示す概要図、第３図は第１図に
おける正常時の動作を説明するための各部波形図、第４
図は第１図における異常時の動作を説明するためのカウ
ンタ出力波形図である。 符号説明 １（１１〜１５）・・四肢形整形回路、２（２１〜２３
・・・・・・同期カウンタ、３・・・・・・ディジタル
処理装置（マイクロコンビエータ）、４・曲・比較器、
Ｕ−Ｗ。 Ｘ−Ｚ−・・・−・サイリスク。
電力変換装置の主回路を示す概要図、第３図は第１図に
おける正常時の動作を説明するための各部波形図、第４
図は第１図における異常時の動作を説明するためのカウ
ンタ出力波形図である。 符号説明 １（１１〜１５）・・四肢形整形回路、２（２１〜２３
・・・・・・同期カウンタ、３・・・・・・ディジタル
処理装置（マイクロコンビエータ）、４・曲・比較器、
Ｕ−Ｗ。 Ｘ−Ｚ−・・・−・サイリスク。
Claims (1)
- 入力同期信号の相数に応じてそれぞれ設けられてその波
形整形を行なう波形整形回路およびその位相を検出する
位相検出カウンタと、次に出力すべき点弧パルスの出力
時点を検出しその旨の割込信号を発生する比較器と、該
割込信号を受ける毎に点弧パルスを出力するとともに今
回の点弧パルス出力時点から次回の点弧パルス出力時点
までの時間換算量に相当するディジタル量を演算するデ
ィジタル処理装置とを備えてなるディジタル位相制御装
置において、該ディジタル処理装置に前記カウンタを介
して得られる同期信号の位相角および各相間位相差をそ
れぞれ所定値と比較してその異常を検出する機能を付与
してなることを特徴とするディジタル位相制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12064885A JPS61280764A (ja) | 1985-06-05 | 1985-06-05 | デイジタル位相制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12064885A JPS61280764A (ja) | 1985-06-05 | 1985-06-05 | デイジタル位相制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61280764A true JPS61280764A (ja) | 1986-12-11 |
| JPH0421427B2 JPH0421427B2 (ja) | 1992-04-10 |
Family
ID=14791425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12064885A Granted JPS61280764A (ja) | 1985-06-05 | 1985-06-05 | デイジタル位相制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61280764A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002365877A (ja) * | 2001-06-13 | 2002-12-18 | Canon Inc | 画像形成装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59143323A (ja) * | 1983-02-03 | 1984-08-16 | Oki Electric Ind Co Ltd | ポジ型フオトレジストコ−テイング欠陥の修正方法 |
-
1985
- 1985-06-05 JP JP12064885A patent/JPS61280764A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59143323A (ja) * | 1983-02-03 | 1984-08-16 | Oki Electric Ind Co Ltd | ポジ型フオトレジストコ−テイング欠陥の修正方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002365877A (ja) * | 2001-06-13 | 2002-12-18 | Canon Inc | 画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0421427B2 (ja) | 1992-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1984004005A1 (en) | Start-up control method and apparatus for a polyphase induction motor | |
| JPH06105266B2 (ja) | デジタル保護継電器 | |
| JPS61280764A (ja) | デイジタル位相制御装置 | |
| US4670831A (en) | Method and apparatus for generating a control power delivered to a load by a polyphase power line | |
| EP1204198B1 (en) | Method and system for detecting a zero current level in a line commutated converter | |
| Kumar et al. | A microprocessor-based DC drive control scheme using predictive synchronization | |
| JPH01153969A (ja) | 繰返し波形の異常検出装置 | |
| US3541423A (en) | Margin angle detector | |
| JP2002272116A (ja) | 電力変換装置 | |
| JPH0363310B2 (ja) | ||
| US4814967A (en) | Digitally-controlled cycloconverter | |
| JPH04262272A (ja) | 三相入力状態判定装置 | |
| JPS6084973A (ja) | 電圧形インバ−タの電流制御方法 | |
| Dawson et al. | High performance single-chip gating circuit for a phase-controlled bridge | |
| JP2509889B2 (ja) | 保護継電装置 | |
| US5057963A (en) | Opposite phase detecting device for alternating current electrical equipment | |
| JPH04293A (ja) | サイリスタレオナード装置制御方法 | |
| JP2540945B2 (ja) | 静止形電力変換装置のディジタル位相制御装置 | |
| JP2018066678A (ja) | 半導体スイッチング素子の不導通検出装置 | |
| JPH071978B2 (ja) | インバ−タの欠相検出回路 | |
| JPH01129770A (ja) | サイクロコンバータ制御用デジタル・ゲート・パルス発生器 | |
| SU1206951A2 (ru) | Устройство дл управлени мостовым вентильным преобразователем | |
| SU1029326A1 (ru) | Устройство дл автоматического прекращени асинхронного хода в энергосистеме на первом цикле | |
| JP3592796B2 (ja) | 電源逆相検知方法及び装置 | |
| SU949820A1 (ru) | Устройство дл контрол пересчетных схем |