JP2018066678A - 半導体スイッチング素子の不導通検出装置 - Google Patents

Abstract

【課題】回路構成の簡略化を図りつつ、半導体スイッチング素子が不導通になったことの検出、及び、不導通のスイッチング素子の特定を可能にした不導通検出装置を提供する。【解決手段】三相交流電源１，２の各相と負荷５との間にそれぞれ接続された交流スイッチ３ｕ，３ｖ，３ｗ，４ｕ，４ｖ，４ｗを構成する半導体スイッチング素子の不導通状態を検出する不導通検出装置において、前記交流スイッチの入力線間電圧と出力線間電圧との差電圧を検出するための電圧検出装置１１〜１３、全波整流回路２１〜２３、減算器４１，４２と、前記交流スイッチにゲート信号が与えられた状態で前記差電圧が所定の閾値を超えた時に、前記交流スイッチを構成する何れかのスイッチング素子が不導通状態であることを検出するための比較器３１，３２、アンド回路５１，５２、計時要素６１，６２と、を備える。【選択図】図１

Description

本発明は、例えば電源転換回路用の交流スイッチを構成する半導体スイッチング素子の不導通状態を検出する技術に関するものである。

交流スイッチを構成するサイリスタの不導通状態を検出する従来技術としては、例えば特許文献１に記載された不導通検出装置が知られている。
図５は、上記の不導通検出装置を示す構成図である。図５において、１０１は三相交流電源、１０２は負荷、１０３ｕ，１０３ｖ，１０３ｗは各相（Ｕ，Ｖ，Ｗ相）の電流検出器、ＴＨｕａ，ＴＨｕｂ，ＴＨｖａ，ＴＨｖｂ，ＴＨｗａ，ＴＨｗｂは各相の交流スイッチを構成するサイリスタ、１０５はＵ，Ｖ相間の線間電圧Ｖ_ＵＶを検出する電圧検出器、１１０は線間電圧Ｖ_ＵＶから同期信号を生成する同期検出回路、１２０はＵ相のサイリスタＴＨｕａまたはＴＨｕｂの不導通を検出する不導通検出回路である。

不導通検出回路１２０において、１２１は線間電圧Ｖ_ＵＶの同期信号を３０°遅らせてＵ相電圧の同期信号を得るための減算器、１２２はＵ相電圧の同期信号から６０°間隔の割込信号を生成する割込信号発生回路、１２３はマイコン、１２３ａはＵ相正電流の実効値演算回路、１２３ｂはＵ相負電流の実効値演算回路、１２３ｃは各実効値演算回路１２３ａ，１２３ｂからそれぞれ出力される正負電流実効値の偏差を求める減算器、１２４は上記偏差を検出レベルと比較してサイリスタの不導通検出信号を出力する比較器である。
なお、各実効値演算回路１２３ａ，１２３ｂには、６０°間隔の割込信号のほか、Ｕ相電流検出値のサンプリングや種々の演算を行うための４００μｓの定周期割込信号が入力されている。

ここで、電圧検出器１０５、同期検出回路１１０、不導通検出回路１２０はＵ相のサイリスタＴＨｕａまたはＴＨｕｂの不導通を検出するためのものであり、図示されていないが、Ｖ相のサイリスタＴＨｖａまたはＴＨｖｂ、Ｗ相のサイリスタＴＨｗａまたはＴＨｗｂの不導通検出用に、Ｖ相，Ｗ相にもそれぞれ同様の回路が設けられている。

次に、この従来技術において、Ｕ相のサイリスタＴＨｕａまたはＴＨｕｂの何れかが故障によって不導通となった場合の不導通検出動作を、図６を参照しつつ説明する。
各実効値演算回路１２３ａ，１２３ｂは、４００μｓの定周期割込信号によりＵ相電流検出値のサンプリング、その二乗値演算を行い、Ｕ相電圧の半周期ごとにＵ相正電流及びＵ相負電流の二乗積分値の演算，保持，リセットを行う。また、これらの二乗積分値に基づいてＵ相正電流及びＵ相負電流の実効値（ｒｍｓ）を演算し、この実効値をＵ相電圧の半周期ごとに更新されるようになっている。

いま、サイリスタＴＨｕａまたはＴＨｕｂの何れかが不導通となり、図６の時刻ｔ_０でＵ相電流検出値が消失したとする。この場合、Ｕ相負電流の二乗積分値がそれ以前より小さくなり、負期間のデータ更新サイクルではＵ相負電流の実効値が大幅に減少するのに対し、Ｕ相正電流の実効値は以前とほぼ同じ大きさを維持するため、図５の減算器１２３ｃにより算出されるＵ相電流実効値の偏差は、図６の下から２段目の波形のようになる。
従って、比較器１２４に適宜な不導通検出レベルを設定しておくことにより、サイリスタＴＨｕａまたはＴＨｕｂの何れかが不導通になったことを示す不導通検出信号を比較器１２４から出力させることができる。

特開２０１３−２４６８２号公報（段落［００１４］〜［００１８］，［００２４］、図１，図２等）

上述した従来技術において、全てのサイリスタの不導通を検出するためには各相個別に同期検出回路や不導通検出回路等を設ける必要があり、回路構成が複雑化してコスト高になると共に、不導通になったサイリスタを特定することができないという問題があった。

そこで、本発明の解決課題は、回路構成の簡略化及びコストの低減を図ると共に、不導通になった半導体スイッチング素子の特定を可能にした不導通検出装置を提供することにある。

上記課題を解決するため、請求項１に係る発明は、
三相交流電源の各相と負荷との間にそれぞれ接続された交流スイッチを構成する半導体スイッチング素子の不導通状態を検出する不導通検出装置において、
前記交流スイッチの入力電圧と出力電圧との差電圧を検出する手段と、
前記交流スイッチをオン・オフさせるための駆動制御信号が与えられた状態で前記差電圧が所定の閾値を超えた時に、前記交流スイッチを構成する何れかの半導体スイッチング素子が不導通状態であることを示す不導通検出信号を生成する手段と、
を備えたことを特徴とする。

請求項２に係る発明は、請求項１に記載した半導体スイッチングの不導通検出装置において、前記差電圧を検出する手段は、各相の前記交流スイッチに入力される線間電圧の全波整流波形と各相の前記交流スイッチから出力される線間電圧の全波整流波形との差電圧を検出することを特徴とする。

請求項３に係る発明は、請求項１または２に記載した半導体スイッチング素子の不導通検出装置において、前記三相交流電源の任意の二相の線間電圧の位相を検出する手段を備え、前記位相と前記不導通検出信号とに基づいて不導通状態の半導体スイッチング素子を特定する手段を備えたことを特徴とする。

請求項４に係る発明は、請求項１〜３の何れか１項に記載した半導体スイッチング素子の不導通検出装置において、前記交流スイッチが、互いに逆並列に接続された２個のサイリスタからなることを特徴とする。

請求項５に係る発明は、請求項１〜４の何れか１項に記載した半導体スイッチング素子の不導通検出装置において、前記三相交流電源及び前記交流スイッチを有する給電系統を複数備え、一つの給電系統から前記不導通検出信号が検出され、かつ当該給電系統の出力電圧が低下した時に、当該給電系統による前記負荷への給電を停止して他の給電系統による給電に切り換えるように前記駆動制御信号を制御する手段を備えたことを特徴とする。

本発明によれば、比較的簡単な回路構成により、三相交流電源から負荷への給電系統に接続された交流スイッチを構成する何れかのサイリスタ等の半導体スイッチング素子が不導通状態であること、更には、どのスイッチング素子が不導通になったかという素子の特定が可能である。
また、スイッチング素子の不導通を検出した場合には、給電系統を速やかに切り換えて電源転換を行い、故障系統への横流の発生を防止しつつ負荷への給電を継続することができる。

本発明の実施形態に係る不導通検出装置の構成図である。 本発明の実施形態の動作を示す波形図である。 本発明の実施形態の動作を示す波形図である。 本発明の実施形態の動作を示す波形図である。 特許文献１に記載された従来技術の構成図である。 図５に示した従来技術の動作を示す波形図である。

以下、図に沿って本発明の実施形態を説明する。
なお、本実施形態は、電源転換回路の交流スイッチを構成するサイリスタの不導通状態を検出するものであるが、対象とする半導体スイッチング素子はサイリスタに限らず、パワートランジスタ等の各種のパワー半導体素子であっても良い。

図１は、この実施形態に係る不導通検出装置の構成図である。
図１において、第１，第２の三相交流電源１，２が三相の電力線６ｕ，６ｖ，６ｗを介して接続され、これらの電力線６ｕ，６ｖ，６ｗには負荷５が接続されている。また、三相交流電源１の各相と負荷５との間の電力線６ｕ，６ｖ，６ｗには、交流スイッチ３ｕ，３ｖ，３ｗがそれぞれ接続され、三相交流電源２の各相と負荷５との間の電力線６ｕ，６ｖ，６ｗにも、交流スイッチ４ｕ，４ｖ，４ｗがそれぞれ接続されている。
Ｕ相の交流スイッチ３ｕはサイリスタＳＣＲ_１１，ＳＣＲ_１２を逆並列に接続して構成され、同じく交流スイッチ４ｕはサイリスタＳＣＲ_２１，ＳＣＲ_２２を逆並列に接続して構成されている。これは、他相の交流スイッチ３ｖ，３ｗ，４ｖ，４ｗについても同様である。

ここで、三相交流電源１及び交流スイッチ３ｕ，３ｖ，３ｗを含む負荷５への給電系統を１系の給電系統、三相交流電源２及び交流スイッチ４ｕ，４ｖ，４ｗを含む負荷５への給電系統を２系の給電系統として、負荷５に対しては１系または２系の給電系統から電力を供給するものとする。そして、一方の系の交流スイッチを構成するサイリスタが故障して不導通になった場合には、健全なサイリスタを有する他方の給電系統から負荷５に給電する（いわゆる電源転換を行う）ようになっている。
なお、１系の交流スイッチ３ｕ，３ｖ，３ｗを構成する全てのサイリスタはゲート信号（駆動制御信号）Ｇ_１により、２系の交流スイッチ４ｕ，４ｖ，４ｗを構成する全てのサイリスタはゲート信号Ｇ_２により、それぞれオン・オフされるものである。

三相交流電源１と交流スイッチ３ｕ，３ｖ，３ｗとの間には、交流スイッチ３ｕ，３ｖ，３ｗへの入力相電圧を検出する第１の電圧検出回路１１が接続され、三相交流電源２と交流スイッチ４ｕ，４ｖ，４ｗとの間には、交流スイッチ４ｕ，４ｖ，４ｗへの入力相電圧を検出する第２の電圧検出回路１２が接続されている。また、交流スイッチ３ｕ，３ｖ，３ｗと交流スイッチ４ｕ，４ｖ，４ｗとの間には、各交流スイッチの出力相電圧を検出する第３の電圧検出回路１３が接続されている。
第１〜第３の電圧検出回路１１，１２，１３から出力された二相の電圧瞬時値とその和に「−１」を乗じて得た残り一相の電圧瞬時値とは、第１〜第３の全波整流回路２１，２２，２３に入力され、入力線間電圧の全波整流波形が出力される。

全波整流回路２１，２３の出力は第１の減算器４１に図示の符号でそれぞれ入力され、その出力は第１の比較器３１の一方の入力端子に加えられている。また、全波整流回路２２，２３の出力は第２の減算器４２に図示の符号でそれぞれ入力され、その出力は第２の比較器３２の一方の入力端子に加えられている。
第１，第２の比較器３１，３２の各他方の入力端子には、設定器７から所定の閾値がそれぞれ入力されている。

比較器３１の出力は第１のアンド回路５１の一方の入力端子に加えられ、比較器３２の出力は第２のアンド回路５２の一方の入力端子に加えられている。また、アンド回路５１の他方の入力端子には１系の交流スイッチ３ｕ，３ｖ，３ｗに対するゲート信号Ｇ_１が加えられ、アンド回路５２の他方の入力端子には２系の交流スイッチ４ｕ，４ｖ，４ｗに対するゲート信号Ｇ_２が加えられている。

アンド回路５１，５２の出力側には第１，第２の計時要素６１，６２がそれぞれ接続され、アンド回路５１，５２の出力のレベルが計時要素６１，６２による設定時間を超えて「Ｈｉｇｈ」である時に、第１，第２のサイリスタ不導通検出信号Ｓ_１，Ｓ_２がそれぞれ出力されるようになっている。
また、第１，第２の電圧検出回路１１，１２から出力される二相（例えばＵ，Ｖ相）間の線間電圧Ｖ_ＵＶの位相を検出する第１，第２の位相検出回路７１，７２が設けられており、位相検出回路７１，７２の出力は第１，第２の不導通サイリスタ特定回路８１，８２にそれぞれ入力されている。なお、位相検出回路７１，７２によって位相が検出される線間電圧は、Ｕ，Ｖ相間の線間電圧に限らず、任意の二相間の線間電圧であれば良い。

不導通サイリスタ特定回路８１，８２には前記サイリスタ不導通検出信号Ｓ_１，Ｓ_２もそれぞれ入力されており、不導通サイリスタ特定回路８１，８２は、位相検出回路７１，７２から出力される位相とサイリスタ不導通検出信号Ｓ_１，Ｓ_２とに応じて不導通状態のサイリスタを特定し、不導通サイリスタ特定信号Ｔ_１，Ｔ_２を出力する。

次に、この実施形態の動作を説明する。ここでは、例えば１系の給電系統内の三相交流電源１から交流スイッチ３ｕ，３ｖ，３ｗを介して負荷５に給電しているものとする。
図２は、全波整流回路２１から出力される入力電圧（入力線間電圧）全波整流波形と、全波整流回路２３から出力される出力電圧（出力線間電圧）全波整流波形と、これらの波形の差電圧と、位相検出回路７１から出力される線間電圧Ｖ_ＵＶの位相の一例を示している。

いま、図２の時刻ｔ_Ｆで、交流スイッチ３ｕ，３ｖ，３ｗを構成するサイリスタのうちの何れかが不導通になったとすると、出力電圧全波整流波形が減少して入力電圧全波整流波形と一致しなくなり、これらの波形の間に差電圧が発生する。
上記の差電圧は減算器４１により検出され、この差電圧が設定器７による閾値を超えた場合に比較器３１から「Ｈｉｇｈ」レベルの信号が出力される。アンド回路５１では、比較器３１からの「Ｈｉｇｈ」レベルの信号とゲート信号Ｇ_１との論理積により、「Ｈｉｇｈ」レベルの信号を出力する。

そして、アンド回路５１から出力された「Ｈｉｇｈ」レベルの信号が計時要素６１による設定時間を超えて継続した場合に、交流スイッチ３ｕ，３ｖ，３ｗを構成するサイリスタのうちの何れかが不導通になったことを示すサイリスタ不導通検出信号Ｓ_１が出力される。
なお、計時要素６１による設定時間は、誤検出防止を目的として、例えば、入力線間電圧の６０°から１８０°の位相に相当する時間（入力線間電圧一周期の１／３）よりも短い任意の時間にすれば良い。

ここで、図３は、１系の交流スイッチ３ｕ，３ｖ，３ｗを構成する６個のサイリスタのオン期間と入力電圧（入力線間電圧）全波整流波形、線間電圧Ｖ_ＵＶの波形及び位相を示している。
図中のＳＣＲ_１１（ｕ），ＳＣＲ_１２（ｕ）は、図１におけるＵ相の交流スイッチ３ｕを構成するサイリスタＳＣＲ_１１，ＳＣＲ_１２に相当し、ＳＣＲ_１１（ｖ），ＳＣＲ_１２（ｖ）はＶ相の交流スイッチ３ｖを構成する一対のサイリスタ、ＳＣＲ_１１（ｗ），ＳＣＲ_１２（ｗ）はＷ相の交流スイッチ３ｗを構成する一対のサイリスタにそれぞれ相当する。また、上記ＳＣＲ_１１（ｕ）〜ＳＣＲ_１２（ｗ）の下に表記したＶ_ＵＶ（ｐ）〜Ｖ_ＷＵ（ｎ）は、当該サイリスタのオンによって現われる入力線間電圧波形の一部（図２における入力電圧全波整流波形の包絡線に相当）であり、例えば、Ｖ_ＵＶ（ｐ）はＵ相の交流スイッチ３ｕのサイリスタＳＣＲ_１１がオンすることにより現れる波形、Ｖ_ＵＶ（ｎ）は同じくＵ相の交流スイッチ３ｕのサイリスタＳＣＲ_１２がオンすることにより現れる波形である。

図２，図３から明らかなように、交流スイッチ３ｕ，３ｖ，３ｗを構成する６個のサイリスタのうち、どのサイリスタが不導通になったかによって、前記差電圧が発生する線間電圧Ｖ_ＵＶの位相が異なる。従って、不導通サイリスタ特定回路８１では、サイリスタ不導通検出信号Ｓ_１と線間電圧Ｖ_ＵＶの位相情報とに基づいて、不導通になったサイリスタを特定し、不導通サイリスタ特定信号Ｔ_１として出力することができる。

なお、上述した１系の給電系統と同様に、２系の給電系統内の交流スイッチ４ｕ，４ｖ，４ｗを構成する６個のサイリスタについても、全波整流回路２２，２３、減算器４２、比較器３２、アンド回路５２、計時要素６２、不導通サイリスタ特定回路８２の動作により、何れかのサイリスタが不導通になったことを検出してサイリスタ不導通検出信号Ｓ_２を出力させ、更には、どのサイリスタが不導通になったかを検出して不導通サイリスタ特定信号Ｔ_２を出力させることができる。

次に、図４は、時刻ｔ_Ｆで１系の給電系統内のサイリスタに不導通が発生したため、負荷５への給電系統を２系側に切り換えた場合の動作を示す波形図である。
１系においてサイリスタが不導通になったことにより三相のうち一相で回路が開放され、負荷５への出力電圧が低下して０［Ｖ］に達すると共に、健全相のサイリスタを含む三相全てのサイリスタを流れる電流が０［Ａ］になったことに基づいてサイリスタのオフ条件（電流が保持電流以下）が満たされていると判断することができる。

従って、サイリスタ不導通検出信号Ｓ_１と出力電圧及び電流の消失とを確認したら、時刻ｔ_Ｆ以前に１系の給電系統内のサイリスタに与えていたゲート信号Ｇ_１をオフにし、２系の給電系統内のサイリスタに対するゲート信号Ｇ_２をオンさせる。
これにより、時刻ｔ_Ｆ以後は、２系の給電系統により健全な交流スイッチ４ｕ，４ｖ，４ｗを介して負荷５に電力を供給することができ、いわゆる電源転換動作を完了することができる。

なお、上記実施形態では負荷５に対して二つの給電系統を有する電源転換回路について説明したが、本発明は、三つ以上の給電系統を有する電源転換回路にも適用可能である。
更に、本発明におけるスイッチング素子の不導通検出原理、及び、不導通スイッチング素子の特定原理は、三相交流電源の各相に接続された交流スイッチを介して負荷に給電する単一の給電系統にも適用することができる。

本発明は、三相の負荷に対する電源転換回路、冗長給電回路に利用することができる。

１，２：三相交流電源
３ｕ，３ｖ，３ｗ，４ｕ，４ｖ，４ｗ：交流スイッチ
５：負荷
６ｕ，６ｖ，６ｗ：電力線
７：設定器
１１，１２，１３：電圧検出回路
２１，２２，２３：全波整流回路
３１，３２：比較器
４１，４２：減算器
５１，５２：アンド回路
６１，６２：計時要素
７１，７２：位相検出回路
８１，８２：不導通サイリスタ特定回路

Claims (5)

1. 三相交流電源の各相と負荷との間にそれぞれ接続された交流スイッチを構成する半導体スイッチング素子の不導通状態を検出する不導通検出装置において、
   前記交流スイッチの入力電圧と出力電圧との差電圧を検出する手段と、
   前記交流スイッチをオン・オフさせるための駆動制御信号が与えられた状態で前記差電圧が所定の閾値を超えた時に、前記交流スイッチを構成する何れかの半導体スイッチング素子が不導通状態であることを示す不導通検出信号を出力する手段と、
   を備えたことを特徴とする半導体スイッチング素子の不導通検出装置。
2. 請求項１に記載した半導体スイッチングの不導通検出装置において、
   前記差電圧を検出する手段は、各相の前記交流スイッチに入力される線間電圧の全波整流波形と各相の前記交流スイッチから出力される線間電圧の全波整流波形との差電圧を検出することを特徴とする半導体スイッチング素子の不導通検出装置。
3. 請求項１または２に記載した半導体スイッチング素子の不導通検出装置において、
   前記三相交流電源の任意の二相の線間電圧の位相を検出する手段を備え、
   前記位相と前記不導通検出信号とに基づいて不導通状態の半導体スイッチング素子を特定する手段を備えたことを特徴とする半導体スイッチング素子の不導通検出装置。
4. 請求項１〜３の何れか１項に記載した半導体スイッチング素子の不導通検出装置において、
   前記交流スイッチが、互いに逆並列に接続された２個のサイリスタからなることを特徴とする半導体スイッチング素子の不導通検出装置。
5. 請求項１〜４の何れか１項に記載した半導体スイッチング素子の不導通検出装置において、
   前記三相交流電源及び前記交流スイッチを有する給電系統を複数備え、
   一つの給電系統から前記不導通検出信号が検出され、かつ当該給電系統の出力電圧が低下した時に、当該給電系統による前記負荷への給電を停止して他の給電系統による給電に切り換えるように前記駆動制御信号を制御する手段を備えたことを特徴とする半導体スイッチング素子の不導通検出装置。

Images