JPH01129770A - サイクロコンバータ制御用デジタル・ゲート・パルス発生器 - Google Patents
サイクロコンバータ制御用デジタル・ゲート・パルス発生器Info
- Publication number
- JPH01129770A JPH01129770A JP88186683A JP18668388A JPH01129770A JP H01129770 A JPH01129770 A JP H01129770A JP 88186683 A JP88186683 A JP 88186683A JP 18668388 A JP18668388 A JP 18668388A JP H01129770 A JPH01129770 A JP H01129770A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- signal
- pulse generator
- cycloconverter
- gate pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010304 firing Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims 1
- 230000004044 response Effects 0.000 abstract description 3
- 239000007787 solid Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 239000013598 vector Substances 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- RLLPVAHGXHCWKJ-IEBWSBKVSA-N (3-phenoxyphenyl)methyl (1s,3s)-3-(2,2-dichloroethenyl)-2,2-dimethylcyclopropane-1-carboxylate Chemical compound CC1(C)[C@H](C=C(Cl)Cl)[C@@H]1C(=O)OCC1=CC=CC(OC=2C=CC=CC=2)=C1 RLLPVAHGXHCWKJ-IEBWSBKVSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000819 phase cycle Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
- H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
- H02M5/22—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M5/25—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M5/27—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means for conversion of frequency
- H02M5/271—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means for conversion of frequency from a three phase input voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
- H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
- H02M5/22—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M5/25—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M5/27—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means for conversion of frequency
- H02M5/273—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means for conversion of frequency with digital control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Ac-Ac Conversion (AREA)
- Control Of Eletrric Generators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は速度調節装置と併用されるサイクロコンバータ
におけるスイッチング装置の点弧を制御するパルス発生
器に係わる。
におけるスイッチング装置の点弧を制御するパルス発生
器に係わる。
第１図に示すように、サイクロコンバータは成る線路電
圧及び周波数の３相入力を電圧及び周波数が異なるレベ
ルに制御された３相出力に変換するのに使用される装置
である。典型例として、サイクロコンバータは速度調節
装置の出力が線路電圧波形と一致するように速度調節装
置のロータに印加すべき電圧波形に変換させるために使
用される。広く使用されている６バルス・サイクロコン
バータの場合、各相ごとに２つずつ、合計６つのブリッ
ジ回路を含み、各ブリッジ回路が６つのスイッチング装
置を含むのが普通である。このほか、６パルス構成の場
合の２倍に相当するスイッチング装置を使用する１２パ
ルス構成など種々のタイプのサイクロコンバータがある
が、基本的な動作原理は同じである。
圧及び周波数の３相入力を電圧及び周波数が異なるレベ
ルに制御された３相出力に変換するのに使用される装置
である。典型例として、サイクロコンバータは速度調節
装置の出力が線路電圧波形と一致するように速度調節装
置のロータに印加すべき電圧波形に変換させるために使
用される。広く使用されている６バルス・サイクロコン
バータの場合、各相ごとに２つずつ、合計６つのブリッ
ジ回路を含み、各ブリッジ回路が６つのスイッチング装
置を含むのが普通である。このほか、６パルス構成の場
合の２倍に相当するスイッチング装置を使用する１２パ
ルス構成など種々のタイプのサイクロコンバータがある
が、基本的な動作原理は同じである。
サイクロコンバータの出力は各スイッチング装置の点弧
パルスのタイミングを調節することで制御される。各ス
イッチング装置を、もし理想的なダイオードならスイッ
チング装置が導通を開始するであろうと考えられる時点
、いわゆる“自然転流時点”に点弧させればサイクロコ
ンバータの最大出力が得られる。スイッチング装置の点
弧時点が遅延すれば、サイクロコンバータの出力は位相
遅延の余弧値だけ変動する。
パルスのタイミングを調節することで制御される。各ス
イッチング装置を、もし理想的なダイオードならスイッ
チング装置が導通を開始するであろうと考えられる時点
、いわゆる“自然転流時点”に点弧させればサイクロコ
ンバータの最大出力が得られる。スイッチング装置の点
弧時点が遅延すれば、サイクロコンバータの出力は位相
遅延の余弧値だけ変動する。
時間遅延の変調を利用すれば任意の出力波形を形成する
ことができる。即ち、適当な変調により、ロータに印加
すべき所要の出力波形が得られる。サイクロコンバータ
におけるスイッチング装置の点弧タイミングはゲート・
パルス発生器によって制御するのが普通である。ゲート
・パルス発生器はタイミング波形を出力し、これを（各
相に１つずつ）合計３つの基準電圧セットと比較し、比
較の結果一致すれば該当のスイッチング装置を点弧させ
る。
ことができる。即ち、適当な変調により、ロータに印加
すべき所要の出力波形が得られる。サイクロコンバータ
におけるスイッチング装置の点弧タイミングはゲート・
パルス発生器によって制御するのが普通である。ゲート
・パルス発生器はタイミング波形を出力し、これを（各
相に１つずつ）合計３つの基準電圧セットと比較し、比
較の結果一致すれば該当のスイッチング装置を点弧させ
る。
アナログ・ゲート・パルス発生器は既に開発されており
、この目的に使用されているが、いくつかの重大な欠点
がある。その１つは多数のアナログ回路が使用されるこ
とである。典型的なアナ°ログ・ゲート・パルス発生器
は４つの“マルチパス“ボード及び１つの補助入カバネ
ルから成る大きい制御回路系を必要とし、さらに、例え
ば“エンド・ストップ”、“出力パルス整形”などいく
つかの所要機能を行なうための同じく広範な制御回路系
をも必要とする。
、この目的に使用されているが、いくつかの重大な欠点
がある。その１つは多数のアナログ回路が使用されるこ
とである。典型的なアナ°ログ・ゲート・パルス発生器
は４つの“マルチパス“ボード及び１つの補助入カバネ
ルから成る大きい制御回路系を必要とし、さらに、例え
ば“エンド・ストップ”、“出力パルス整形”などいく
つかの所要機能を行なうための同じく広範な制御回路系
をも必要とする。
アナログ・ゲート・パルス発生器は所要の動作精度を得
るため多数の高精度素子をも必要とする。しかも、これ
らの素子は定期的な調整を必要とし、老化や温度変化に
よるドリフトに起因する性能低下を免れることができな
い。
るため多数の高精度素子をも必要とする。しかも、これ
らの素子は定期的な調整を必要とし、老化や温度変化に
よるドリフトに起因する性能低下を免れることができな
い。
アナログ・ゲート・パルス発生器は出力電圧の相ごとに
３つの線路電圧入力（合計９人力）及び出力電圧の相ご
とに２つの差分電圧入力（合計６人力）を必要とする。
３つの線路電圧入力（合計９人力）及び出力電圧の相ご
とに２つの差分電圧入力（合計６人力）を必要とする。
これらの電圧入力を発生させるために、発生器制御シス
テムを構成する配線のうち大きい部分が当てられる。ま
た、速度調節装置のすべり周波数出力に著しいノイズが
現われるのはアナログ・ゲート・パルス発生器の低い精
度に起因すると考えられる。
テムを構成する配線のうち大きい部分が当てられる。ま
た、速度調節装置のすべり周波数出力に著しいノイズが
現われるのはアナログ・ゲート・パルス発生器の低い精
度に起因すると考えられる。
サイクロコンバータを制御するための公知デジタル・ゲ
ート・パルス発生器は米国特許第４．０１７．７４４号
；１９７９年７月東京において開催された１９フ９
ＩｎｔｅｒｎａｔｉｏｎａｌＳｙｓｔｅｍｓ議事録ｐｐ
、９４２−４３に掲載されたＰａｒｋ等の”Ｍｉｃｒｏ
ｐｒｏｃｅｓｓｏｒ Ｃｏｎｔｒｏｌｌｅｄ Ｃｙ
ｃｌｏｃｏｎｖｅｒｔｅｒ” ；ＩＥＥＥ会報Ｖｏ１
．１２７、Ｐｔ、Ｂ％Ｎｏ、３、Ｍａｙ １９８０．
ｐｐ。
ート・パルス発生器は米国特許第４．０１７．７４４号
；１９７９年７月東京において開催された１９フ９
ＩｎｔｅｒｎａｔｉｏｎａｌＳｙｓｔｅｍｓ議事録ｐｐ
、９４２−４３に掲載されたＰａｒｋ等の”Ｍｉｃｒｏ
ｐｒｏｃｅｓｓｏｒ Ｃｏｎｔｒｏｌｌｅｄ Ｃｙ
ｃｌｏｃｏｎｖｅｒｔｅｒ” ；ＩＥＥＥ会報Ｖｏ１
．１２７、Ｐｔ、Ｂ％Ｎｏ、３、Ｍａｙ １９８０．
ｐｐ。
１９０−９６に掲載されたＴＳＯ等の“Ｅｆｆｉｃｉｅ
ｎｔ Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ−Ｂａｓｅｄ
Ｃｙｃｌｏｃｏｎｖｅｒｔｅｒ Ｃ。
ｎｔ Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ−Ｂａｓｅｄ
Ｃｙｃｌｏｃｏｎｖｅｒｔｅｒ Ｃ。
ｎｔｒｏｌ″ ；及びＩＥＥＥ Ｔｒａｎｓａｃｔｔ
ｏｎ ｏｎ Ｉｎｄｕｓｔｒｉａｌ Ｅｌｅｃｔ
ｒｉｅｓ ａｎｄ Ｃｏｎｔｒｏｌ Ｉｎｓｔｒ
ｕｍｅｎｔａｔｉｏｎ、Ｖｏｌ、ｌＥＣｌ−２５、Ｎｏ
、３、Ａｕｇｕｓｔ １９７８、ｐｐ。
ｏｎ ｏｎ Ｉｎｄｕｓｔｒｉａｌ Ｅｌｅｃｔ
ｒｉｅｓ ａｎｄ Ｃｏｎｔｒｏｌ Ｉｎｓｔｒ
ｕｍｅｎｔａｔｉｏｎ、Ｖｏｌ、ｌＥＣｌ−２５、Ｎｏ
、３、Ａｕｇｕｓｔ １９７８、ｐｐ。
２３３−３８に掲載されたＳｉｎｇｈ等の“Ｍｉｃｒｏ
ｃｏｍｐｕｔｅｒ−Ｃｏｎｔｒｏｌ ｌｅｄＳｉｎｇｌ
ｅ−Ｐｈａｓｅ Ｃｙｃｌｏｃｏｎｖｅｒｔｅｒ”に
開示されている。しかし、これらの文献に開示されてい
る装置は出力需要の変化に充分迅速に応答しない。
ｃｏｍｐｕｔｅｒ−Ｃｏｎｔｒｏｌ ｌｅｄＳｉｎｇｌ
ｅ−Ｐｈａｓｅ Ｃｙｃｌｏｃｏｎｖｅｒｔｅｒ”に
開示されている。しかし、これらの文献に開示されてい
る装置は出力需要の変化に充分迅速に応答しない。
米国特許第３，５８５，４８５号；第３，８５８．１０
５号；第３．９８２，１８７号；第４゜２２５、’９１
１号；第４，３４９．−８６７号；及び第４，３５６，
５４２号にもサイクロコンバータ制御システムが開示さ
れている。
５号；第３．９８２，１８７号；第４゜２２５、’９１
１号；第４，３４９．−８６７号；及び第４，３５６，
５４２号にもサイクロコンバータ制御システムが開示さ
れている。
本発明の目的は回路数を減らし、素子の精度をゆるめ、
定期調節の必要を軽減しながら、しかもサイクロコンバ
ータに必要な動作精度を維持することにある。
定期調節の必要を軽減しながら、しかもサイクロコンバ
ータに必要な動作精度を維持することにある。
本発明のデジタル・ゲート・パルス発生器は一連のタイ
ミング信号を発生させ、タイミング信号を基準信号と比
較し、タイミング信号が基準信号と一致すれば（例えば
タイミング信号及び基準信号の値が等しければ）該当の
スイッチング装置を点弧させるデジタル・ゲート・パル
ス発生器を提供することによって上記目的を達成する。
ミング信号を発生させ、タイミング信号を基準信号と比
較し、タイミング信号が基準信号と一致すれば（例えば
タイミング信号及び基準信号の値が等しければ）該当の
スイッチング装置を点弧させるデジタル・ゲート・パル
ス発生器を提供することによって上記目的を達成する。
タイミング信号と基準信号との比較は該当のスイッチン
グ装置の点弧が決定される時点に行なわれる。従って、
本発明は基準信号の変化に対して極めて迅速に応答でき
る。
グ装置の点弧が決定される時点に行なわれる。従って、
本発明は基準信号の変化に対して極めて迅速に応答でき
る。
ゲート・パルス発生器はサイクロコンバータの各ブリッ
ジ回路ごとに１つずつ、複数の好ましくは６つのゲート
・パルス・コントローラと、これら複数のコントローラ
の動作を協調させるインターフェース回路手段とから成
る。デジタル・ゲート・パルス・コントローラの演算手
段が所定数の基準値シリーズからタイミング信号を形成
する。
ジ回路ごとに１つずつ、複数の好ましくは６つのゲート
・パルス・コントローラと、これら複数のコントローラ
の動作を協調させるインターフェース回路手段とから成
る。デジタル・ゲート・パルス・コントローラの演算手
段が所定数の基準値シリーズからタイミング信号を形成
する。
好ましくはこれらの基準値をデジタル／アナログ・コン
バータ（″Ｄ／Ａコンバータ″）によってアナログ信号
に変換してから、該当する相の所要出力波形を表わす基
準信号と比較する。この比較の結果を演算手段がモニタ
ーし、タイミング信号が基準信号と一致すれば、点弧手
段をして該当スイッチング装置を点弧させる適当な動作
が行なわれる。
バータ（″Ｄ／Ａコンバータ″）によってアナログ信号
に変換してから、該当する相の所要出力波形を表わす基
準信号と比較する。この比較の結果を演算手段がモニタ
ーし、タイミング信号が基準信号と一致すれば、点弧手
段をして該当スイッチング装置を点弧させる適当な動作
が行なわれる。
タイミング・パルスは入力電圧の１つの相から求めるの
が好ましい、この相を相回路手段に通すことによりタイ
ミング・パルスを発生させ、タイミング・パルスを利用
して逐次的なタイミング信号を形成する。相回路手段は
フィルタと、入力電圧のゼロ交差を検出する第２コンパ
レータとで構成するのが好ましい、 ′ タイミング・パルスの作用下に、演算手段は最終タイミ
ング・パルス以後のクロック・パルス数をカウントした
カウンタの値を読取り、カウンタをリセットする。タイ
ミング信号は入力電圧の相と同じ周波数であるから、カ
ウンタ中のカウントの固定部分がこの入力電圧の固定位
相増分となる。カウンタから得られるこの固定部分を利
用し、メモリに記憶されている所定シリーズの値、好ま
しくは余弦値をステップ・スルーすることによって適当
なタイミング信号波形を形成する。
が好ましい、この相を相回路手段に通すことによりタイ
ミング・パルスを発生させ、タイミング・パルスを利用
して逐次的なタイミング信号を形成する。相回路手段は
フィルタと、入力電圧のゼロ交差を検出する第２コンパ
レータとで構成するのが好ましい、 ′ タイミング・パルスの作用下に、演算手段は最終タイミ
ング・パルス以後のクロック・パルス数をカウントした
カウンタの値を読取り、カウンタをリセットする。タイ
ミング信号は入力電圧の相と同じ周波数であるから、カ
ウンタ中のカウントの固定部分がこの入力電圧の固定位
相増分となる。カウンタから得られるこの固定部分を利
用し、メモリに記憶されている所定シリーズの値、好ま
しくは余弦値をステップ・スルーすることによって適当
なタイミング信号波形を形成する。
各タイミング信号の適当な値はカウンタ内の現時カウン
ト数及び次にどのスイッチング装置を点弧させるべきか
によ゛って決定される固定穆相に応じて前記所定シリー
ズの値から選択される。この値を好ましくはＤ／Ａコン
バータに出力させる。
ト数及び次にどのスイッチング装置を点弧させるべきか
によ゛って決定される固定穆相に応じて前記所定シリー
ズの値から選択される。この値を好ましくはＤ／Ａコン
バータに出力させる。
Ｄ／Ａコンバータの出力値をコンパレータにより該当相
の基準信号と比較する。コンパレータの出力は演算手段
によって読取られる。（例えばタイミング信号が基準信
号と交差するという形で）−致が検出されると、演算手
段が点弧手段に点弧信号を出力して、該当スイッチング
装置を点弧させる。
の基準信号と比較する。コンパレータの出力は演算手段
によって読取られる。（例えばタイミング信号が基準信
号と交差するという形で）−致が検出されると、演算手
段が点弧手段に点弧信号を出力して、該当スイッチング
装置を点弧させる。
基準信号とタイミング信号の一致を検出するだけでなく
、演算手段はＲｅｃｔｉｆｉｃａｔｉ。
、演算手段はＲｅｃｔｉｆｉｃａｔｉ。
ｎ Ｅｎｄ ５ｔｏｐ（整流エンド・ストップ）や
Ｉｎｖｅｒｓｉｏｎ Ｅｎｄ ５ｔｏｐ（反転エン
ド・ストップ）のような限界を超えないように保証しな
ければならない。これらの限界はそれぞれ所定時点より
も早くスイッチング装置が点弧されるのを防止し、且つ
スイッチング装置の点弧が所定時点よりも遅れないよう
に規制する。
Ｉｎｖｅｒｓｉｏｎ Ｅｎｄ ５ｔｏｐ（反転エン
ド・ストップ）のような限界を超えないように保証しな
ければならない。これらの限界はそれぞれ所定時点より
も早くスイッチング装置が点弧されるのを防止し、且つ
スイッチング装置の点弧が所定時点よりも遅れないよう
に規制する。
本発明のさらに詳細な内容、及び上記以外の目的、利点
は本発明の好ましい実施例及び実施方法に関する以下の
説明から明らかになるであろう。
は本発明の好ましい実施例及び実施方法に関する以下の
説明から明らかになるであろう。
本発明の好ましい実施例及び好ましい実施方法を頭書し
た特許請求の範囲に記述すると共に添付の図面に図解し
た。
た特許請求の範囲に記述すると共に添付の図面に図解し
た。
広義において、本発明は第１図に示すようにサイクロコ
ンバータにおけるスイッチング装置の制御に利用される
デジタル・ゲート・パルス発生器を提供する。第２図に
示すよう、ゲート・パルス発・土器１は内部発生したタ
イミング信号を（各相に１つずつの）基準信号と比較す
ることにより、該当スイッチング装置を点弧させること
ができるように両信号の一致を検出する複数のゲート・
パルス・コントローラ２を具備する。スイッチング装置
は、シリコン制御整流器またはサイリスタのようなソリ
ッドステート装置であることが好ましい。
ンバータにおけるスイッチング装置の制御に利用される
デジタル・ゲート・パルス発生器を提供する。第２図に
示すよう、ゲート・パルス発・土器１は内部発生したタ
イミング信号を（各相に１つずつの）基準信号と比較す
ることにより、該当スイッチング装置を点弧させること
ができるように両信号の一致を検出する複数のゲート・
パルス・コントローラ２を具備する。スイッチング装置
は、シリコン制御整流器またはサイリスタのようなソリ
ッドステート装置であることが好ましい。
第１図に示すサイクロコンバータは出力電圧の３つの相
のそれぞれに正負２つのブリッジ回路を含み、負荷（第
１図ロータ）が必要とるす出力電流の方向によりどのブ
リッジ回路が導通するかの決、定が行なわれる。各ブリ
ッジ回路は６つのソリッドステート・スイッチング装置
から成り、うち２つは入力線路電圧の各相と接続し、す
べてのスイッチング装置は負荷と接続している。
のそれぞれに正負２つのブリッジ回路を含み、負荷（第
１図ロータ）が必要とるす出力電流の方向によりどのブ
リッジ回路が導通するかの決、定が行なわれる。各ブリ
ッジ回路は６つのソリッドステート・スイッチング装置
から成り、うち２つは入力線路電圧の各相と接続し、す
べてのスイッチング装置は負荷と接続している。
第２図から明らかなように、ゲート・パルス発生器１は
第１図に示したサイクロコンバータの６つのブリッジ回
路のそれぞれと連携するコントローラ２のほかに、１つ
のインターフェース回路手段３を含む。第３図に示すよ
うに、各ブリッジ・コントローラ２は例えばマイクロコ
ントローラやマイクロプロセッサのような演算手段４を
含む。
第１図に示したサイクロコンバータの６つのブリッジ回
路のそれぞれと連携するコントローラ２のほかに、１つ
のインターフェース回路手段３を含む。第３図に示すよ
うに、各ブリッジ・コントローラ２は例えばマイクロコ
ントローラやマイクロプロセッサのような演算手段４を
含む。
マイクロコントローラは中央処理装置、固定プログラム
及び可変データ・メモリ、カウンタ、割込みコントロー
ラ、及び入／出力五−ドウェアを含む集積回路である。
及び可変データ・メモリ、カウンタ、割込みコントロー
ラ、及び入／出力五−ドウェアを含む集積回路である。
演算手段４は入力線路電圧２５０１つ、例えばＶｕから
得られるタイミング・パルス１７の周期を利用してタイ
ミング信号を発生させる。第３図に示すように、タイミ
ング・パルス１７０周期はクロック・パルスをカウント
するカウンタ７を利用して演算手段４が測定する。演算
手段４はカランタフの値を読取り、線路電圧の最新周期
に相当する時間部分を求め、所定シリーズ値６、好まし
くはメモリのテーブル１６に記憶されている、好ましく
は余弦値から該当のタイミング信号を検索する。タイミ
ング信号値はデジタル値をアナログ値に変換するＤ／Ａ
コンバータ１０と接続する演算手段４の１２本の出力線
８に現われる。前記アナログ値はタイミング信号９の１
つを段階的に近似したものの一部である。コンパレータ
１１はタイミング信号９の値が所要の出力を表わす基準
゛信号１３の値に等しいかどうかを判定する。この比較
の結果は演算手段４によって読取られる。もし両方の値
が等しければ、交差が検出され、該当のソリッドステー
ト装置のための点弧パルス１２が発生する。次いで所定
シリーズ鎖中の位置が調整され、演算手段４が次のソリ
ッドステート装置に関するタイミング信号を求める。
得られるタイミング・パルス１７の周期を利用してタイ
ミング信号を発生させる。第３図に示すように、タイミ
ング・パルス１７０周期はクロック・パルスをカウント
するカウンタ７を利用して演算手段４が測定する。演算
手段４はカランタフの値を読取り、線路電圧の最新周期
に相当する時間部分を求め、所定シリーズ値６、好まし
くはメモリのテーブル１６に記憶されている、好ましく
は余弦値から該当のタイミング信号を検索する。タイミ
ング信号値はデジタル値をアナログ値に変換するＤ／Ａ
コンバータ１０と接続する演算手段４の１２本の出力線
８に現われる。前記アナログ値はタイミング信号９の１
つを段階的に近似したものの一部である。コンパレータ
１１はタイミング信号９の値が所要の出力を表わす基準
゛信号１３の値に等しいかどうかを判定する。この比較
の結果は演算手段４によって読取られる。もし両方の値
が等しければ、交差が検出され、該当のソリッドステー
ト装置のための点弧パルス１２が発生する。次いで所定
シリーズ鎖中の位置が調整され、演算手段４が次のソリ
ッドステート装置に関するタイミング信号を求める。
ソリッドステート装置の適正な点弧シーケンスを確立す
るため、各タイミング信号９の開始点及び終了点に相当
するエンド・ストップ時点を設定する。ソリッドステー
ト装置は各タイミング信号９の開始後所定時点より早く
点弧してはならず、同様に、各タイミング信号９の終了
前の別の所定時点より遅れて点弧してもいけない、好ま
しくはこれらの時点が余弦値と同じテーブル１６に記憶
され、ソリッドステート装置が点弧しなければならない
、または点弧してはならないタイミング信号９の終了時
点に近い時点を表わすようにする。
るため、各タイミング信号９の開始点及び終了点に相当
するエンド・ストップ時点を設定する。ソリッドステー
ト装置は各タイミング信号９の開始後所定時点より早く
点弧してはならず、同様に、各タイミング信号９の終了
前の別の所定時点より遅れて点弧してもいけない、好ま
しくはこれらの時点が余弦値と同じテーブル１６に記憶
され、ソリッドステート装置が点弧しなければならない
、または点弧してはならないタイミング信号９の終了時
点に近い時点を表わすようにする。
１つのゲート・パルス・コントローラ２の動作を説明す
るのに利用される電圧規約を第４．５（ａ）及び５（ｂ
）に示した。第４図は入力線電圧のベクトル・ダイヤグ
ラム、第５（ａ）図及び５（ｂ）図は入力線電圧のタイ
ミング（ただし実際の大きさではない）を示す、入力線
電圧の３相をＵ％Ｖ及びＷ１従って相シーケンスをＵ−
Ｖ−Ｗとした。線−中性点間電圧をＶＵＮ％ＶＶＮ％Ｖ
ＷＮとし、線間電圧をｖＵｖ％ｖＵｗ、ＶＶＷ、ＶＶＬ
１％ ＶＷＩＪ、ＶＷＶとする。ただし、ＶＵＶはＵか
らＶへの電圧であり、Ｕは正である。第４図のベクトル
・ダイアグラムにおいて、正の実電圧は右側、ベクトル
は反時計方向に回転する。第５（ａ）図は線−中゛性点
間電圧のタイム・シーケンス、第５（ｂ）図は線間電圧
のタイム・シーケンスを示す、 ゛第１図のサイ
クロコンバータは各相ごとの基準信号を一連のタイミン
グ信号９と比較し、これらの波形が一致すれば該当のス
イッチング装置を導通させる。スイッチング装置Ａ ｔ
−Ａ ａのタイミング信号を第６図に示した。各ソリ
ッドステート・スイッチング装置の基準時点（または基
準段階）は自然転流点または理想的ダイオードならスイ
ッチング装置が初めて導通するであろう時点として定義
される。装置Ａ、の場合、これはＶＵＮが先行相ＶＷＮ
よりも大きくなる時点であり、第５（ａ）図に点Ｑで示
されている。これはまた、第５（ｂ）図に示すように、
ＶＵＳがＶＷＶよりも大きくなる時点でもある。この時
点はスイッチング装置Ａ１のタイミング信号の開始点を
規定する。タイミング信号９は、入力線電圧と周波数が
同じである。
るのに利用される電圧規約を第４．５（ａ）及び５（ｂ
）に示した。第４図は入力線電圧のベクトル・ダイヤグ
ラム、第５（ａ）図及び５（ｂ）図は入力線電圧のタイ
ミング（ただし実際の大きさではない）を示す、入力線
電圧の３相をＵ％Ｖ及びＷ１従って相シーケンスをＵ−
Ｖ−Ｗとした。線−中性点間電圧をＶＵＮ％ＶＶＮ％Ｖ
ＷＮとし、線間電圧をｖＵｖ％ｖＵｗ、ＶＶＷ、ＶＶＬ
１％ ＶＷＩＪ、ＶＷＶとする。ただし、ＶＵＶはＵか
らＶへの電圧であり、Ｕは正である。第４図のベクトル
・ダイアグラムにおいて、正の実電圧は右側、ベクトル
は反時計方向に回転する。第５（ａ）図は線−中゛性点
間電圧のタイム・シーケンス、第５（ｂ）図は線間電圧
のタイム・シーケンスを示す、 ゛第１図のサイ
クロコンバータは各相ごとの基準信号を一連のタイミン
グ信号９と比較し、これらの波形が一致すれば該当のス
イッチング装置を導通させる。スイッチング装置Ａ ｔ
−Ａ ａのタイミング信号を第６図に示した。各ソリ
ッドステート・スイッチング装置の基準時点（または基
準段階）は自然転流点または理想的ダイオードならスイ
ッチング装置が初めて導通するであろう時点として定義
される。装置Ａ、の場合、これはＶＵＮが先行相ＶＷＮ
よりも大きくなる時点であり、第５（ａ）図に点Ｑで示
されている。これはまた、第５（ｂ）図に示すように、
ＶＵＳがＶＷＶよりも大きくなる時点でもある。この時
点はスイッチング装置Ａ１のタイミング信号の開始点を
規定する。タイミング信号９は、入力線電圧と周波数が
同じである。
ブリッジ回路中のソリッドステート・スイッチング装置
のそれぞれは基準信号１３（所要の出力波形）がこのソ
リッドステート装置のタイミング信号９に対応またはこ
れと交差すると順次点弧する。タイミング信号は入力電
圧の相間の関係から形成される。第６図に示すように、
各タイミング信号９は位相ずれが３０°の線間電圧の１
つの一部と対応する。６個のタイミング信号９が存在す
るから、これらはオーバラップする。ただし、基準信号
１３は一度に１つ、のタイミング信号９と比較されるだ
けである。基準信号１３は先行のタイミング信号の作用
下に連携のソリッドステート装置が点弧するまで次のタ
イミング信号と比較されない。
のそれぞれは基準信号１３（所要の出力波形）がこのソ
リッドステート装置のタイミング信号９に対応またはこ
れと交差すると順次点弧する。タイミング信号は入力電
圧の相間の関係から形成される。第６図に示すように、
各タイミング信号９は位相ずれが３０°の線間電圧の１
つの一部と対応する。６個のタイミング信号９が存在す
るから、これらはオーバラップする。ただし、基準信号
１３は一度に１つ、のタイミング信号９と比較されるだ
けである。基準信号１３は先行のタイミング信号の作用
下に連携のソリッドステート装置が点弧するまで次のタ
イミング信号と比較されない。
スイッチング装置Ａ ｈ −Ａ ａのための第６図に示
す６個のタイミング信号９のそれぞれはその長さが周期
の半分（即ち、所要時間が１８０”）である、各ソリッ
ドステート装置のタイミング信号は先行タイミング信号
から１／６周期（即ち、６０°）だけ遅延する。負ブリ
ッジ回路のタイミング信号は第６図に示す信号の逆であ
る。このことは必要に応じて１つの演算手段内へこれら
のタイミング信号を組合わせることができることを意味
する。
す６個のタイミング信号９のそれぞれはその長さが周期
の半分（即ち、所要時間が１８０”）である、各ソリッ
ドステート装置のタイミング信号は先行タイミング信号
から１／６周期（即ち、６０°）だけ遅延する。負ブリ
ッジ回路のタイミング信号は第６図に示す信号の逆であ
る。このことは必要に応じて１つの演算手段内へこれら
のタイミング信号を組合わせることができることを意味
する。
第７図は第１図のブリッジ回路Ａ（正）に関するタイミ
ング信号９及び特定基準電圧１３を示す、第８図はブリ
ッジ回路Ａ（正）の出力電圧１６を、第５（ｂ）図に示
す対称電圧と重ねて示す。
ング信号９及び特定基準電圧１３を示す、第８図はブリ
ッジ回路Ａ（正）の出力電圧１６を、第５（ｂ）図に示
す対称電圧と重ねて示す。
ソリッドステート・スイッチング装置は順方向バイアス
される時点より前に点弧してはならない、逆バイアス状
態では導通しないからである。この時点は各タイミング
信号９の開始と一致しなければならないが、実際の電圧
波形は理想的ではあり得ないから、適正点弧状態が得ら
れるように遅延が加えられる。この遅延がいわゆる“Ｒ
ｅｃｔｉｆｉｃａｔｉｏｎ Ｅｎｄ ５ｔｏｐ（整
流エンド・ストップ）″であり、スイッチング装置が点
弧すべき最も早い時点をマークする。このＲｅｃｔｉｆ
ｉｃａｔｉｏｎ Ｅｎｄ ５ｔｏｐは各タイミング
信号９の開始後３０” にセットされるｏが普通である
。この設定の副次的効果として、ｃｏｓ３０°＝０．８
６６であるから出力波の最大電圧が最大可能出力電圧の
０．８６６倍に制限される。
される時点より前に点弧してはならない、逆バイアス状
態では導通しないからである。この時点は各タイミング
信号９の開始と一致しなければならないが、実際の電圧
波形は理想的ではあり得ないから、適正点弧状態が得ら
れるように遅延が加えられる。この遅延がいわゆる“Ｒ
ｅｃｔｉｆｉｃａｔｉｏｎ Ｅｎｄ ５ｔｏｐ（整
流エンド・ストップ）″であり、スイッチング装置が点
弧すべき最も早い時点をマークする。このＲｅｃｔｉｆ
ｉｃａｔｉｏｎ Ｅｎｄ ５ｔｏｐは各タイミング
信号９の開始後３０” にセットされるｏが普通である
。この設定の副次的効果として、ｃｏｓ３０°＝０．８
６６であるから出力波の最大電圧が最大可能出力電圧の
０．８６６倍に制限される。
各タイミング信号９の終りに、対応のソリッドステート
装置を点弧させねばならず、さもなければ次のソリッド
ステート装置が適正にバイアスされない、”Ｉｎｖｅｒ
ｓｉｏｎ Ｅｎｄ Ｓｔ。
装置を点弧させねばならず、さもなければ次のソリッド
ステート装置が適正にバイアスされない、”Ｉｎｖｅｒ
ｓｉｏｎ Ｅｎｄ Ｓｔ。
ｐ（反転エンド・ストップ）と呼ぶエンド・ストップを
各タイミング信号９の末尾の前に設定することにより、
対応のソリッドステート装置を確実に点弧させる。この
エンド・ストップは各タイミング・ストップの末尾の前
３０° （即ち、各タイミング信号９の開始点のあと１
５０°）に設定するのが普通である。
各タイミング信号９の末尾の前に設定することにより、
対応のソリッドステート装置を確実に点弧させる。この
エンド・ストップは各タイミング・ストップの末尾の前
３０° （即ち、各タイミング信号９の開始点のあと１
５０°）に設定するのが普通である。
ソリッドステート装置が点弧する際には初期ハード・パ
ルスを受信する。これにより、スイッチング装置を適正
な時点に完全導通させるのに必要な電流が与えられる。
ルスを受信する。これにより、スイッチング装置を適正
な時点に完全導通させるのに必要な電流が与えられる。
これに続いてソリッドステート装置は電流が反転してス
イッチング装置を遮断するまで導通状態を維持する。た
だし、完全導通状態を確実に維持するため、ソリッドス
テート装置はさらに１つまたは２つ以上のパルスを必要
とする。即ち、初期ハード・パルス及これに続く一連の
比較的短いパルスが次のソリッドステート装置が点弧す
るまで続いてソリッドステート装置の完全導通状態を確
実に持続させる。
イッチング装置を遮断するまで導通状態を維持する。た
だし、完全導通状態を確実に維持するため、ソリッドス
テート装置はさらに１つまたは２つ以上のパルスを必要
とする。即ち、初期ハード・パルス及これに続く一連の
比較的短いパルスが次のソリッドステート装置が点弧す
るまで続いてソリッドステート装置の完全導通状態を確
実に持続させる。
ソリッドステート装置に供給される点弧パルスのタイミ
ングを制御するのに従来種々の方法が用いられている。
ングを制御するのに従来種々の方法が用いられている。
好ましい方法の１つとしてピケット・フェンス発生があ
るが、演算手段４に少しばかり変更を加えることでほか
にも種々の方法を採用することができる。スイッチング
装置の初期点弧と同時に１００マイクロセコンドのパル
スが発生してスイッチング装置に送られてこれを導通さ
せる。この初期パルスに続いて、それぞれの持続時間が
約２０マイクロセコンド、デユーティ・サイクルが約２
５％のパルス列が発生してソリッドステート装置を導通
状態に持続する。このパルス列は演算手段４のソフトウ
ェアによってデジタル的に形成されるから、演算手段４
のハードウェアに変更を加えなくても、他の戦略を用い
るためにタイミングを変えることは極めて容易である。
るが、演算手段４に少しばかり変更を加えることでほか
にも種々の方法を採用することができる。スイッチング
装置の初期点弧と同時に１００マイクロセコンドのパル
スが発生してスイッチング装置に送られてこれを導通さ
せる。この初期パルスに続いて、それぞれの持続時間が
約２０マイクロセコンド、デユーティ・サイクルが約２
５％のパルス列が発生してソリッドステート装置を導通
状態に持続する。このパルス列は演算手段４のソフトウ
ェアによってデジタル的に形成されるから、演算手段４
のハードウェアに変更を加えなくても、他の戦略を用い
るためにタイミングを変えることは極めて容易である。
第２図に示すように、インターフェース回路手段３は（
図示しない）ゲートパルス主発生器・制御システムとの
間で信号を送受すると共に、６つのコントローラ２のそ
れぞれとの間でも信号を送受してコントローラの動作を
協調させる。インターフェース回路手段３はまた、主発
生器の始動に際して初期設定及びリセットを行ない、主
発生器の停止に際して点弧パルスを積極的に抑止する。
図示しない）ゲートパルス主発生器・制御システムとの
間で信号を送受すると共に、６つのコントローラ２のそ
れぞれとの間でも信号を送受してコントローラの動作を
協調させる。インターフェース回路手段３はまた、主発
生器の始動に際して初期設定及びリセットを行ない、主
発生器の停止に際して点弧パルスを積極的に抑止する。
和回路手段１５は入力電圧２５の１つの相に対して既知
の位相で立下がるエツジを有する好ましくはデジタル・
パルスの形でタイミング・パルス１７を出力する。和回
路手段１５は好ましくはフィルタ１９及びコンパレータ
２０を含む。入力電圧２５は周波数ブレークポイントが
６ＨｚのＲ−Ｃ演算増幅回路から成るフィルタ１９によ
ってフィルタリングされる。これにより約１０倍の減衰
が起こって６０Ｈｚの入力となるから、フィルタ１９は
これを補償するための約１０のゲインを有す・る、フィ
ルタ１９の移相は約９０°であり、従って、Ｒ−Ｃ成分
の値、即ち、入力電圧２５の振幅または周波数に対して
前記移相はさして敏感ではない、フィルタ済み信号はゼ
ロ交差検出のためコンパレータ２０に送られる。コンパ
レータ２０は少量のフィードバックを利用することでゼ
ロ交差付近に偽パルスが現われる確率を小さくする。
の位相で立下がるエツジを有する好ましくはデジタル・
パルスの形でタイミング・パルス１７を出力する。和回
路手段１５は好ましくはフィルタ１９及びコンパレータ
２０を含む。入力電圧２５は周波数ブレークポイントが
６ＨｚのＲ−Ｃ演算増幅回路から成るフィルタ１９によ
ってフィルタリングされる。これにより約１０倍の減衰
が起こって６０Ｈｚの入力となるから、フィルタ１９は
これを補償するための約１０のゲインを有す・る、フィ
ルタ１９の移相は約９０°であり、従って、Ｒ−Ｃ成分
の値、即ち、入力電圧２５の振幅または周波数に対して
前記移相はさして敏感ではない、フィルタ済み信号はゼ
ロ交差検出のためコンパレータ２０に送られる。コンパ
レータ２０は少量のフィードバックを利用することでゼ
ロ交差付近に偽パルスが現われる確率を小さくする。
コンパレータ２０はデジタル・レベル出力を形成し、好
ましくはバッフ１リングされたのち、この出力がデジタ
ル・ゲート・パルス・コントローラ２へ送られてカウン
タ７を制御する。
ましくはバッフ１リングされたのち、この出力がデジタ
ル・ゲート・パルス・コントローラ２へ送られてカウン
タ７を制御する。
第２図に示す６つのブリッジ・コントローラは構成も動
作も同様であるが、演算手段に内蔵されるプログラム、
基準信号との接°続関係、及び出力パルスは入力及び出
力の位相が異なるから個々のコントローラに応じて異な
る、各コントローラは演算手段４、好ましくはＩｎｔｅ
ｌ ８７５１マイクロコントローラを含む、このマイ
クロコントローラは３２木のＩ１０線を有し、うち２６
本が使用される。インターフェース回路手段３からの制
御入力を受けるのに数本の線が使用される。６つの出力
が点弧パルスを供給し、その他の出力はインターフェー
ス回路手段３へ状態信号を出力するのに使用される。Ｄ
／Ａコンバータ１０への出力であるタイミング信号９の
余弦値ビットには１２本の線が使用される。
作も同様であるが、演算手段に内蔵されるプログラム、
基準信号との接°続関係、及び出力パルスは入力及び出
力の位相が異なるから個々のコントローラに応じて異な
る、各コントローラは演算手段４、好ましくはＩｎｔｅ
ｌ ８７５１マイクロコントローラを含む、このマイ
クロコントローラは３２木のＩ１０線を有し、うち２６
本が使用される。インターフェース回路手段３からの制
御入力を受けるのに数本の線が使用される。６つの出力
が点弧パルスを供給し、その他の出力はインターフェー
ス回路手段３へ状態信号を出力するのに使用される。Ｄ
／Ａコンバータ１０への出力であるタイミング信号９の
余弦値ビットには１２本の線が使用される。
Ｄ／Ａコンバータｔｏ、好ましくはＡｎａｌ。
ｇ Ｄｅｖｉｃｅｓ社のＤＡＣ８５を接続することに
より±１０ボルト間の信号を発生させる。Ｄ／Ａコンバ
ータ１０はトリミングや調整を加えなくても充分な精度
の出力を形成できる高品質のものである。Ｄ／Ａコンバ
ータ１０の出力は基準信号１３と比較するためコンパレ
ータ１１へ送られる。コンパレータ１１の出力は演算手
段４ヘフイートバツクされる。
より±１０ボルト間の信号を発生させる。Ｄ／Ａコンバ
ータ１０はトリミングや調整を加えなくても充分な精度
の出力を形成できる高品質のものである。Ｄ／Ａコンバ
ータ１０の出力は基準信号１３と比較するためコンパレ
ータ１１へ送られる。コンパレータ１１の出力は演算手
段４ヘフイートバツクされる。
演算手段４から発生するソリッドステート装置点弧パル
ス１２は好ましくはドライバ１４のような点弧手段へ送
ることにより電圧を１５ボルトに増大させると共に、１
００オームのソース・インピーダンスを供給することに
よりノイズ・ピックアップの影響を軽減する。ドライバ
１４は演算手段４からの信号に関係なくソリッドステー
ト・スイッチング装置が導通するのを防止するインター
フェース回路手段３からの抑止信号をも受信することが
できる。この構成要件はゲート・パルス発生器制御シス
テムの他の部分に起こる故障によるスイッチング装置の
損傷を防止する上で特に重要である。
ス１２は好ましくはドライバ１４のような点弧手段へ送
ることにより電圧を１５ボルトに増大させると共に、１
００オームのソース・インピーダンスを供給することに
よりノイズ・ピックアップの影響を軽減する。ドライバ
１４は演算手段４からの信号に関係なくソリッドステー
ト・スイッチング装置が導通するのを防止するインター
フェース回路手段３からの抑止信号をも受信することが
できる。この構成要件はゲート・パルス発生器制御シス
テムの他の部分に起こる故障によるスイッチング装置の
損傷を防止する上で特に重要である。
本発明の方法は演算手段４を利用して行なう。
基本的プロセスとして、演算手段４が適当なタイミング
信号を形成し、これを基準信号１３と比較する。タイミ
ング信号９が基準信号１３と一致すると、該当のスイッ
チング装置が点弧する。演算手段４はまた点弧時点に制
約を加えるエンド・ストップをチエツクし、ソリッドス
テート装置の導通状態を維持するためにビケット・フェ
ンスを形成し、状態信号としてインターフェース回路３
からの外部入力をモニターする。
信号を形成し、これを基準信号１３と比較する。タイミ
ング信号９が基準信号１３と一致すると、該当のスイッ
チング装置が点弧する。演算手段４はまた点弧時点に制
約を加えるエンド・ストップをチエツクし、ソリッドス
テート装置の導通状態を維持するためにビケット・フェ
ンスを形成し、状態信号としてインターフェース回路３
からの外部入力をモニターする。
本発明の方法は第９図に示すようなＭａｉｎ“と呼ばれ
るエンドレス・ループ３０として作成されることの多い
プログラムによって実施される。ただし、スイッチング
装置を点弧させたい場合にはサブルーチン″Ｆｉｒｅ−
Ｐ“３１がコールされる。Ｆｉｒｅ−Ｐ３’ｌはスイッ
チング装置を点弧させ、点弧させたい次のスイッチング
装置へ注意をジす、また、入力線電圧のサイクルごとに
割込ルーチン”’Ｚ６ｒＯＣＣｒＯ３５ｉｎ”３２が作
動する。このルーチンは入力線電圧周期を測定し、次の
タイミング信号値を得るため、所定シリーズ値において
踏むべきステップ数を計算する。
るエンドレス・ループ３０として作成されることの多い
プログラムによって実施される。ただし、スイッチング
装置を点弧させたい場合にはサブルーチン″Ｆｉｒｅ−
Ｐ“３１がコールされる。Ｆｉｒｅ−Ｐ３’ｌはスイッ
チング装置を点弧させ、点弧させたい次のスイッチング
装置へ注意をジす、また、入力線電圧のサイクルごとに
割込ルーチン”’Ｚ６ｒＯＣＣｒＯ３５ｉｎ”３２が作
動する。このルーチンは入力線電圧周期を測定し、次の
タイミング信号値を得るため、所定シリーズ値において
踏むべきステップ数を計算する。
正規動作中に作動しないその他のルーチンはリセット及
びゼロ交差ベクトル初期設定し、Ｉｎ１ｔｉ’ａｌｉｚ
ｅ３４をコールし、プログラムＭａｉｎ３０へ飛越す５
ｅｔｕｐ３３、プルダラム変数、Ｉ１０線及び演算手段
４の内部ハードウェアを初期設定し、ゼロ交差遮断信号
の存在をチエツクする前記１ｎｉａｌｉｚｅ３４である
。Ｔｉｎｅｒ Ｏｖｅｒｆｌｏｗ Ｉｎｔｅｒｒｕ
ｐｔ（タイマー・オーバフロー割込み）３５を設けて線
路電圧信号の損失を検出する。また、Ｆ ａ ｕ １’
ｔルーチン３６を設け、スイッチング装置を遮断して
故障原因を識別することによって故障に対応する。
びゼロ交差ベクトル初期設定し、Ｉｎ１ｔｉ’ａｌｉｚ
ｅ３４をコールし、プログラムＭａｉｎ３０へ飛越す５
ｅｔｕｐ３３、プルダラム変数、Ｉ１０線及び演算手段
４の内部ハードウェアを初期設定し、ゼロ交差遮断信号
の存在をチエツクする前記１ｎｉａｌｉｚｅ３４である
。Ｔｉｎｅｒ Ｏｖｅｒｆｌｏｗ Ｉｎｔｅｒｒｕ
ｐｔ（タイマー・オーバフロー割込み）３５を設けて線
路電圧信号の損失を検出する。また、Ｆ ａ ｕ １’
ｔルーチン３６を設け、スイッチング装置を遮断して
故障原因を識別することによって故障に対応する。
第１０図はプログラムＭａｉｎ３０によりて行なわれる
ステップを示す、Ｍａｉｎ３０の基本タスクはタイミン
グ信号９を発生させ、タイミング信号が基準信号１３と
一致したらルーチンＦｉｒｅ−Ｐ３１をコールすること
にある。第１ステツプ４０はカランタフの値を読取るこ
とから始まる、カウンタ７は好ましくはＩＭＨｚクロッ
ク・パルスをカウントするから、線路周波数が６０Ｈｚ
なら、カランタフの値は約１６，６６６カウントでなけ
ればならない、余弦テーブル１６中の所定シリーズ値６
０個数を多くすれば精度は増すであろうが、１８０°に
互って２５６個の値、即ち、線路電圧のサイクルごとに
５１２個の値を含むのが好ましい、従って、線路周波数
カクンタフの１１５１２に相当する時間が余弦テーブル
１６における１ステツプに等しい、５１２は２の偶数乗
であるから線路周波数カウンタ値をマイクロコンピュー
タにおいて５１２で除算するのは容易であり、除算の余
りを含む演算結果は変数ｎ５ｔｅｐｓ中に記憶され・る
、プログラムＭａｉｎ３０の実行ごとに、カウンタがス
テップ４０において読取られる。
ステップを示す、Ｍａｉｎ３０の基本タスクはタイミン
グ信号９を発生させ、タイミング信号が基準信号１３と
一致したらルーチンＦｉｒｅ−Ｐ３１をコールすること
にある。第１ステツプ４０はカランタフの値を読取るこ
とから始まる、カウンタ７は好ましくはＩＭＨｚクロッ
ク・パルスをカウントするから、線路周波数が６０Ｈｚ
なら、カランタフの値は約１６，６６６カウントでなけ
ればならない、余弦テーブル１６中の所定シリーズ値６
０個数を多くすれば精度は増すであろうが、１８０°に
互って２５６個の値、即ち、線路電圧のサイクルごとに
５１２個の値を含むのが好ましい、従って、線路周波数
カクンタフの１１５１２に相当する時間が余弦テーブル
１６における１ステツプに等しい、５１２は２の偶数乗
であるから線路周波数カウンタ値をマイクロコンピュー
タにおいて５１２で除算するのは容易であり、除算の余
りを含む演算結果は変数ｎ５ｔｅｐｓ中に記憶され・る
、プログラムＭａｉｎ３０の実行ごとに、カウンタがス
テップ４０において読取られる。
余弦テーブル６における位置はカウンタ７中の値をｎ５
ｔｅｐｓ値で除算した値である。マイクロコンピュータ
において除算するのは極めて難しいから、アキエムレー
タをｎ５ｔｉｅｐｓ ｘ 余弦テーブル１６中の位
置の積に相当する値にする。この積は実際にはｎ５ｔｅ
ｐｓを累算値に加算するごとに、値が測定時間値と比較
される。値が時間より大きくなると、余弦テーブル１６
において踏むべきステップ数が判明する。
ｔｅｐｓ値で除算した値である。マイクロコンピュータ
において除算するのは極めて難しいから、アキエムレー
タをｎ５ｔｉｅｐｓ ｘ 余弦テーブル１６中の位
置の積に相当する値にする。この積は実際にはｎ５ｔｅ
ｐｓを累算値に加算するごとに、値が測定時間値と比較
される。値が時間より大きくなると、余弦テーブル１６
において踏むべきステップ数が判明する。
プログラムＭａｉｎ３０のループにおいて毎回踏むべき
平均ステップ数は２または３に過ぎず、この加算は極め
て迅速に行なわれるから、このプロセスは効率的である
。
平均ステップ数は２または３に過ぎず、この加算は極め
て迅速に行なわれるから、このプロセスは効率的である
。
累算値にｎ５ｔｅｐｓを加算するごとに位置カウンタが
増分される。このカウンタはステップ４１においてタイ
ミング信号９の次の値を得るためのオフセットとして利
用される。テーブル１６に記憶される余弦値はＤ／Ａコ
ンバータ１０と適合する１２ビット精度を有する。上位
８ビツトは第１バイトとして余弦テーブル１６の第１部
分に記憶され、下位４ビツトは第２バイトの一部として
余弦テーブル１６の第２部分に記憶される。これらのビ
ットはステップ４２において該当のＩ１０線に供給され
てＤ／Ａコンバータ１０を駆動する。第２バイト中の残
り４ビツトのうちの２ビツトは上記エンド・ストップを
表わし、ステップ４３においてチエツクされる。これら
のビットのそれぞれ１つが余弦テーブル１６中のこの位
置におけるＲｅｃｔｉｆｉｃａｔｉｏｎ Ｅｎｄ
Ｓｔ。
増分される。このカウンタはステップ４１においてタイ
ミング信号９の次の値を得るためのオフセットとして利
用される。テーブル１６に記憶される余弦値はＤ／Ａコ
ンバータ１０と適合する１２ビット精度を有する。上位
８ビツトは第１バイトとして余弦テーブル１６の第１部
分に記憶され、下位４ビツトは第２バイトの一部として
余弦テーブル１６の第２部分に記憶される。これらのビ
ットはステップ４２において該当のＩ１０線に供給され
てＤ／Ａコンバータ１０を駆動する。第２バイト中の残
り４ビツトのうちの２ビツトは上記エンド・ストップを
表わし、ステップ４３においてチエツクされる。これら
のビットのそれぞれ１つが余弦テーブル１６中のこの位
置におけるＲｅｃｔｉｆｉｃａｔｉｏｎ Ｅｎｄ
Ｓｔ。
ｐまたはＩｎｖｅｒｓｉｏｎ Ｅｎｄ ５ｔｏｐを
示唆し、プログラムはこれに対応する応答を実施する。
示唆し、プログラムはこれに対応する応答を実施する。
コンパレータ１１によるＤ／Ａコンバータ１０のアナロ
グ出力と基準電圧１３との比較結果がステップ４４にお
いて読取られる。コンパレータ１１の出力はマイクロコ
ントローラ入力ボートによって読取られる０両方の値が
一致すると、ルーチンＦｉｒｅ−Ｐ３１がコールされ、
一致しなければ、ステップ４５においてプログラムＭａ
ｉ ｎ３０がインターフェース回路手段３からの制御
信号をチエツクする。信号が正常なら、プログラムはス
タートに戻って再び開始し、正常でなければ、Ｆａｕｌ
ｔルーチン３６をコールする。
グ出力と基準電圧１３との比較結果がステップ４４にお
いて読取られる。コンパレータ１１の出力はマイクロコ
ントローラ入力ボートによって読取られる０両方の値が
一致すると、ルーチンＦｉｒｅ−Ｐ３１がコールされ、
一致しなければ、ステップ４５においてプログラムＭａ
ｉ ｎ３０がインターフェース回路手段３からの制御
信号をチエツクする。信号が正常なら、プログラムはス
タートに戻って再び開始し、正常でなければ、Ｆａｕｌ
ｔルーチン３６をコールする。
なお、基準信号１３との比較は点弧決定と同時に行なわ
れる。従って、基準信号１３の変化に対して極めて迅速
な応答が与えられる。公知装置の場合には線路電圧サイ
クルの開始時点において基準信号をサンプリングし、サ
イクル全体に関して点弧時点をあらかじめ算出する。各
サイクル内において、公知装置は基準信号変化に応答で
きないこの実施例はそれぞれのデジタル・タイミング信
号９を、基準信号１３と比較するため好ましくはアナロ
グ信号に変換するが、本発明はアナログ／デジタル・コ
ンバータによって基準信号１３をデジタル形式に変換し
、演算手段４でこの値をデジタル形式で読取った上でタ
イミング信号９と比較することによって実施することも
可能である。
れる。従って、基準信号１３の変化に対して極めて迅速
な応答が与えられる。公知装置の場合には線路電圧サイ
クルの開始時点において基準信号をサンプリングし、サ
イクル全体に関して点弧時点をあらかじめ算出する。各
サイクル内において、公知装置は基準信号変化に応答で
きないこの実施例はそれぞれのデジタル・タイミング信
号９を、基準信号１３と比較するため好ましくはアナロ
グ信号に変換するが、本発明はアナログ／デジタル・コ
ンバータによって基準信号１３をデジタル形式に変換し
、演算手段４でこの値をデジタル形式で読取った上でタ
イミング信号９と比較することによって実施することも
可能である。
あるいは制御システム中の他のコンピュータによって基
準信号１３をデジタル形式で形成し、演算手段４へ直接
転送してもよい。
準信号１３をデジタル形式で形成し、演算手段４へ直接
転送してもよい。
第１図は典型的なサイクロコンバータの簡単なブロック
ダイヤグラムである。 第２図はサイクロコンバータを制御するデジタル・ゲー
ト・パルス発生器のブロックダイヤグラムである。 第３図はサイクロコンバータの１つの位相における１つ
のブリッジ回路を制御するデジタル・ゲート・パルス・
コントローラのブロックダイヤグラムである。 第４図は入力線電圧のベクトル・ダイヤグラムである。 第５（ａ）及び５（ｂ）図は入力の線−中性点間及び線
間電圧のタイム・シーケンス図である。 第６図は所定基準値シ、リーズを利用して演算手段が形
成する正ブリッジ回路に関する６個のタイミング信号で
ある。 第７図は正ブリッジ回路の６個のタイミング信号と比較
される基準電圧である。 第８図は正ブリッジ回路の出力電圧である。 第９図はデジタル・ゲート・パルス・コントローラによ
って行なわれる種々の動作を示すブロックダイヤグラム
である。 第１０図はスイッチング装置の点弧時点を決定するため
デジタル・ゲート・パルス・コントローラによって行な
われる機能“Ｍａｉｎ”のブロックダイヤグラムである
。 １はデジタル・ゲート・パルス発生器、２はブリッジ・
コントローラ、３はインターフェース回路、４は演算手
段、９はタイミング信号、１０はＤ／Ａコンバータ、１
１はコンパレータ、１２は点弧パルス、１３は基準信号
である。 出願人： ウエスチンクへウス・エレクトリック・コ
ンパレータ（ン代 理 人：加 藤 紘 一部（ばか１
名）４８０Ｖ、６０Ｈ２ Ｆｉｇｕｒｅ ＆
ダイヤグラムである。 第２図はサイクロコンバータを制御するデジタル・ゲー
ト・パルス発生器のブロックダイヤグラムである。 第３図はサイクロコンバータの１つの位相における１つ
のブリッジ回路を制御するデジタル・ゲート・パルス・
コントローラのブロックダイヤグラムである。 第４図は入力線電圧のベクトル・ダイヤグラムである。 第５（ａ）及び５（ｂ）図は入力の線−中性点間及び線
間電圧のタイム・シーケンス図である。 第６図は所定基準値シ、リーズを利用して演算手段が形
成する正ブリッジ回路に関する６個のタイミング信号で
ある。 第７図は正ブリッジ回路の６個のタイミング信号と比較
される基準電圧である。 第８図は正ブリッジ回路の出力電圧である。 第９図はデジタル・ゲート・パルス・コントローラによ
って行なわれる種々の動作を示すブロックダイヤグラム
である。 第１０図はスイッチング装置の点弧時点を決定するため
デジタル・ゲート・パルス・コントローラによって行な
われる機能“Ｍａｉｎ”のブロックダイヤグラムである
。 １はデジタル・ゲート・パルス発生器、２はブリッジ・
コントローラ、３はインターフェース回路、４は演算手
段、９はタイミング信号、１０はＤ／Ａコンバータ、１
１はコンパレータ、１２は点弧パルス、１３は基準信号
である。 出願人： ウエスチンクへウス・エレクトリック・コ
ンパレータ（ン代 理 人：加 藤 紘 一部（ばか１
名）４８０Ｖ、６０Ｈ２ Ｆｉｇｕｒｅ ＆
Claims (7)
- （１）逐次所定の時点に点弧しなければならないサイク
ロコンバータの複数スイッチング装置の点弧を制御する
ためのパルス発生器であって、入力電圧の１つの相から
タイミング・パルスを発生させる相回路手段と、複数の
タイミング信号を発生させるための一連の所定値と、所
期の出力を表わす基準信号と、相回路手段からのタイミ
ング・パルスを利用し、前記一連の所定値から各タイミ
ング信号の該当値を選択することにより複数の逐次タイ
ミング信号を発生させる演算手段、各タイミング信号を
基準信号と比較可能な信号に変換する変換手段、各変換
済みタイミング信号を基準信号と比較するコンパレータ
、及びタイミング信号と基準信号が一致するとサイクロ
コンバータの各スイッチング装置を逐次点弧させる点弧
手段から成り、サイクロコンバータの各ブリッジ回路ご
とに１つずつ設けた複数のゲート・パルス・コントロー
ラと、複数のゲート・パルス・コントローラを制御する
ためのインターフェース回路手段から成ることを特徴と
するパルス発生器。 - （２）一連の所定値が余弦値であることを特徴とする請
求項第（１）項に記載のパルス発生器。 - （３）相回路手段がフィルタ及び第２コンパレータを含
むことを特徴とする請求項第（２）項に記載のパルス発
生器。 - （４）演算手段が一度に１個だけタイミング信号を発生
させることを特徴とする請求項第（１）項に記載のパル
ス発生器。 - （５）演算手段が各スイッチング装置の第１所定時点以
前の点弧を防止することを特徴とする請求項第（１）項
に記載のパルス発生器。 - （６）演算手段が各スイッチング装置を第２所定時点ま
たはこれよりも早い時点に点弧させることを特徴とする
請求項第（５）項に記載のパルス発生器。 - （７）それぞれが所定時点に点弧しなければならないサ
イクロコンバータの複数スイッチング装置のための複数
の点弧パルスを発生させる方法であって、入力電圧から
タイミング・パルスを発生させ、タイミング・パルス及
び一連の所定値を利用して複数のタイミング信号を逐次
発生させ、各タイミング信号を基準信号と比較すること
によって各スイッチング装置の点弧タイミングを決定す
る段階から成ることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US116,187 | 1980-01-28 | ||
| US07/116,187 US4819148A (en) | 1987-11-03 | 1987-11-03 | Digital gate pulse generator for cycloconverter control |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01129770A true JPH01129770A (ja) | 1989-05-23 |
Family
ID=22365794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP88186683A Pending JPH01129770A (ja) | 1987-11-03 | 1988-07-25 | サイクロコンバータ制御用デジタル・ゲート・パルス発生器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4819148A (ja) |
| EP (1) | EP0314872A3 (ja) |
| JP (1) | JPH01129770A (ja) |
| KR (1) | KR890009082A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621721B2 (en) * | 2002-01-31 | 2003-09-16 | The Boeing Company | Direct conversion programmable power source controller: three-phase input with programmable single-phase output |
| WO2005124959A2 (de) * | 2004-06-15 | 2005-12-29 | Siemens Aktiengesellschaft | Vorrichtung zur übertragung elektrischer energie zwischen versorgungsnetzen |
| US7339809B2 (en) * | 2004-11-30 | 2008-03-04 | The Boeing Company | Systems and methods for electrical power regulation and distribution in aircraft |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3585485A (en) * | 1969-06-20 | 1971-06-15 | Westinghouse Electric Corp | Novel integral firing angle control for converters |
| US3858105A (en) * | 1973-07-18 | 1974-12-31 | Westinghouse Electric Corp | Static power conversion arrangement and method |
| US3982167A (en) * | 1975-07-31 | 1976-09-21 | General Electric Company | Current control system for high frequency link cycloconverter |
| US4017744A (en) * | 1975-12-22 | 1977-04-12 | Westinghouse Electric Corporation | Digital firing pulse generator for thyristor power converters |
| US4385242A (en) * | 1978-11-14 | 1983-05-24 | Westinghouse Electric Corp. | Phase line derived cosine-wave generator and gate pulse generator for thyristor control using such generator |
| US4225911A (en) * | 1978-11-15 | 1980-09-30 | General Electric Company | Apparatus and method for reducing overvoltage transients on the outputs of a VSCF system |
| US4390938A (en) * | 1979-11-19 | 1983-06-28 | Westinghouse Electric Corp. | Cycloconverter apparatus with controllable end stop firing pulse control means |
| US4307444A (en) * | 1979-11-19 | 1981-12-22 | Westinghouse Electric Corp. | Method and apparatus for stabilized integral control of static power frequency changers |
| JPS56136178A (en) * | 1980-03-26 | 1981-10-24 | Toshiba Corp | Controlling method of cycloconverter |
| US4356542A (en) * | 1981-03-11 | 1982-10-26 | Ncr Corporation | Digital controller |
| US4538220A (en) * | 1983-11-03 | 1985-08-27 | Westinghouse Electric Corp. | Adjustable frequency AC motor drive using an unrestricted frequency changer system |
-
1987
- 1987-11-03 US US07/116,187 patent/US4819148A/en not_active Expired - Fee Related
-
1988
- 1988-06-29 EP EP88110415A patent/EP0314872A3/en not_active Ceased
- 1988-07-25 JP JP88186683A patent/JPH01129770A/ja active Pending
- 1988-10-20 KR KR1019880013670A patent/KR890009082A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US4819148A (en) | 1989-04-04 |
| KR890009082A (ko) | 1989-07-15 |
| EP0314872A2 (en) | 1989-05-10 |
| EP0314872A3 (en) | 1990-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4443747A (en) | Transitioning between multiple modes of inverter control in a load commutated inverter motor drive | |
| US4833586A (en) | PWM control for power converter system utilizing pulse dropping at minimum pulse widths | |
| CA1292770C (en) | Apparatus and method for controlling a force commutated inverter | |
| US4556842A (en) | Tracking filter for sensing DC content in an AC waveform | |
| JPS63274324A (ja) | インバータ回路制御装置及び方法 | |
| US5239252A (en) | Method and apparatus for controlling single or multiphase a.c. power controllers | |
| JPS5839272A (ja) | 周波数変更装置の入力力率を制御する方法および周波数変更装置 | |
| EP0140348A1 (en) | Method and apparatus for controlling PWM inverter | |
| US5625550A (en) | Apparatus used with AC motors for compensating for turn on delay errors | |
| JPH0437679B2 (ja) | ||
| US4771224A (en) | Digital pulse generator for controlled thyristor switches and motor drive embodying the same | |
| JPH01129770A (ja) | サイクロコンバータ制御用デジタル・ゲート・パルス発生器 | |
| US6385066B1 (en) | Method and system for detecting a zero current level in a line commutated converter | |
| US4628460A (en) | Microprocessor controlled phase shifter | |
| JP3148230B2 (ja) | 単相または多相交流調整器の制御方法および装置 | |
| JPH04293A (ja) | サイリスタレオナード装置制御方法 | |
| JPH033663A (ja) | ３端子パワー半導体デバイスのための制御回路 | |
| Dawson et al. | High performance single-chip gating circuit for a phase-controlled bridge | |
| JP3431488B2 (ja) | 電力変換装置および直流連系システム | |
| JPS5911263B2 (ja) | 位相制御装置 | |
| JP2779743B2 (ja) | 電力変換制御装置のフィルタ | |
| JPS6248255A (ja) | サイリスタ変換器のゲ−トパルス発生方式 | |
| JPH02134574A (ja) | 交流電圧検出装置 | |
| JPH1141936A (ja) | サイリスタ変換器の点弧制御装置 | |
| JPH0561872B2 (ja) |