JPS6127826B2 - - Google Patents
Info
- Publication number
- JPS6127826B2 JPS6127826B2 JP53101201A JP10120178A JPS6127826B2 JP S6127826 B2 JPS6127826 B2 JP S6127826B2 JP 53101201 A JP53101201 A JP 53101201A JP 10120178 A JP10120178 A JP 10120178A JP S6127826 B2 JPS6127826 B2 JP S6127826B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- speed detection
- motor
- control system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 15
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 2
Landscapes
- Control Of Velocity Or Acceleration (AREA)
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】
本発明はVTRにおけるヘツドドラムのサーボ
回路に関し、特に二系統のサーボループを持つも
のにおいて、ループの切換え時に発生するサーボ
の乱れをなくすようにしたものである。
回路に関し、特に二系統のサーボループを持つも
のにおいて、ループの切換え時に発生するサーボ
の乱れをなくすようにしたものである。
回転ヘツドを有するヘリカルスキヤン型VTR
におけるヘツドドラムのサーボ回路として、従来
より第１図に示すような二系統の位相ロツクサー
ボループを持つものが知られている。
におけるヘツドドラムのサーボ回路として、従来
より第１図に示すような二系統の位相ロツクサー
ボループを持つものが知られている。
第１図において、入力端子１には回転ヘツドで
記録されるビデオ信号が供給されている。初期状
態ではスイツチ回路４は接点ａ側に閉ざされてい
る。上記ビデオ信号は同期分離回路２に加えら
れ、第２図に示すようなVD信号（垂直同期信
号）とHD信号（水平同期信号）とが分離され
る。一方ヘツドドラム駆動用のモータ６には、そ
の回転速度を検出するための周波数発電機７とパ
ルスジエネレータ８とが設けられている。パルス
ジエネレータ８からは第２図に示すようなPG信
号が出力される。このPG信号は、モータ６の回
転速度に応じて例えばPG1，PG2で示すように位
相が変化する例えば略60Hzのパルス信号である。
このPG信号と前記VD信号とが位相比較器３で位
相比較されることにより、この位相比較器３から
上記二つの信号の位相差に比例した誤差電圧が得
られる。この誤差電圧はスイツチ回路４の接点ａ
を通じてドライブ回路５に加えられ、このドライ
ブ回路５は誤差電圧に応じた電流をモータ６に供
給する。これによつてこのモータ６はVD信号に
位相ロツクされ、このとき第２図に示すように
VD信号とPG信号との位相が略一致する。一方
VD信号はウインド回路９にも加えられている。
このウインド回路９からは、第２図に示すように
VD信号を中心としてその前後の所定期間Ｔ毎に
高レベルとなるウインド信号が出力される。この
ウインド信号とPG信号とが位相比較器１０で比
較される。この結果、PG信号が例えばPG1，PG2
のようにロツク位置から大巾にずれて、上記所定
期間Ｔの外にあるときは、位相比較器１０の出力
は低レベルとなり、この低レベル出力によつてス
イツチ回路４が接点ａ側へ閉ざされている。そし
てこの状態で既述の制御動作によつてPG信号が
VD信号に位相ロツクされると、位相比較器１０
より高レベルの信号が出力され、これによつてス
イツチ回路４が接点ｂ側に切換えられる。尚、実
際にはPG信号が所定期間Ｔ内に入れば上記高レ
ベル信号が出力されて、スイツチ回路４が切換え
られるので、PG信号とVD信号との位相差が、期
間Ｔで定められる所定の大きさとなつたときを以
つて実質的に位相ロツクがかかつたものとしてい
る。また位相比較器１０は例えばアンド回路で構
成され、ウインド回路９は例えばモノマルチある
いはカウンタで構成されている。
記録されるビデオ信号が供給されている。初期状
態ではスイツチ回路４は接点ａ側に閉ざされてい
る。上記ビデオ信号は同期分離回路２に加えら
れ、第２図に示すようなVD信号（垂直同期信
号）とHD信号（水平同期信号）とが分離され
る。一方ヘツドドラム駆動用のモータ６には、そ
の回転速度を検出するための周波数発電機７とパ
ルスジエネレータ８とが設けられている。パルス
ジエネレータ８からは第２図に示すようなPG信
号が出力される。このPG信号は、モータ６の回
転速度に応じて例えばPG1，PG2で示すように位
相が変化する例えば略60Hzのパルス信号である。
このPG信号と前記VD信号とが位相比較器３で位
相比較されることにより、この位相比較器３から
上記二つの信号の位相差に比例した誤差電圧が得
られる。この誤差電圧はスイツチ回路４の接点ａ
を通じてドライブ回路５に加えられ、このドライ
ブ回路５は誤差電圧に応じた電流をモータ６に供
給する。これによつてこのモータ６はVD信号に
位相ロツクされ、このとき第２図に示すように
VD信号とPG信号との位相が略一致する。一方
VD信号はウインド回路９にも加えられている。
このウインド回路９からは、第２図に示すように
VD信号を中心としてその前後の所定期間Ｔ毎に
高レベルとなるウインド信号が出力される。この
ウインド信号とPG信号とが位相比較器１０で比
較される。この結果、PG信号が例えばPG1，PG2
のようにロツク位置から大巾にずれて、上記所定
期間Ｔの外にあるときは、位相比較器１０の出力
は低レベルとなり、この低レベル出力によつてス
イツチ回路４が接点ａ側へ閉ざされている。そし
てこの状態で既述の制御動作によつてPG信号が
VD信号に位相ロツクされると、位相比較器１０
より高レベルの信号が出力され、これによつてス
イツチ回路４が接点ｂ側に切換えられる。尚、実
際にはPG信号が所定期間Ｔ内に入れば上記高レ
ベル信号が出力されて、スイツチ回路４が切換え
られるので、PG信号とVD信号との位相差が、期
間Ｔで定められる所定の大きさとなつたときを以
つて実質的に位相ロツクがかかつたものとしてい
る。また位相比較器１０は例えばアンド回路で構
成され、ウインド回路９は例えばモノマルチある
いはカウンタで構成されている。
上述のようにしてスイツチ回路４が接点ｂに切
換えられた後は、モータ６は周波数発電機７の出
力とHD信号とに基いて制御される。即ちHD信号
はPLL（フエーズロツクドループ）１１を構成す
る位相比較器１２に加えられる。VCO（電圧制
御発振器）１３からは第２図に示すようなCK信
号が出力され、このCK信号は分周器１４で略HD
信号の周波数に分周された後位相比較器１２に加
えられてHD信号と位相比較される。この比較出
力によつてVCO１３から得られらるCK信号が
HD信号と位相ロツクされ、このCK信号は位相比
較器１５に加えられる。一方周波数発電機７から
は第２図に示すようなモータ６の速度に比例した
周波数を有するFG信号が得られ、このFG信号と
CK信号とが位相比較器１５で位相比較される。
位相比較器１５から得られる誤差電圧は、スイツ
チ４の接点ｂを通じてドライブ回路５に加えら
れ、ドライブ回路５は上記誤差電圧に基いてモー
タ６に電流を供給する。これによつてモータ６の
速度が制御されてHD信号と位相ロツクされ、こ
のときFG信号はFG1で示すようにPG信号と位相
が略一致する。またこの状態ではPLL１１の分周
器１４がVD信号でリセツトされるため、CK信号
もPG信号と略一致する。またこの状態では、常
に位相比較回路１０によつてVD信号とPG信号と
のロツク状態が監視されている。即ち上記状態で
外乱が加えられてモータ６の速度が大巾に変化し
たような場合は、PG信号の位相が大巾にずれる
ので、位相比較器１０の出力が低レベルとなり、
スイツチ回路４が再び接点ａ側に切換えられて、
既述のVD信号とPG信号とをロツクさせる制御が
行われる。尚、ウインド信号の上記所定期間Ｔは
通常FG信号の一周期前後の長さに選ばれてい
る。
換えられた後は、モータ６は周波数発電機７の出
力とHD信号とに基いて制御される。即ちHD信号
はPLL（フエーズロツクドループ）１１を構成す
る位相比較器１２に加えられる。VCO（電圧制
御発振器）１３からは第２図に示すようなCK信
号が出力され、このCK信号は分周器１４で略HD
信号の周波数に分周された後位相比較器１２に加
えられてHD信号と位相比較される。この比較出
力によつてVCO１３から得られらるCK信号が
HD信号と位相ロツクされ、このCK信号は位相比
較器１５に加えられる。一方周波数発電機７から
は第２図に示すようなモータ６の速度に比例した
周波数を有するFG信号が得られ、このFG信号と
CK信号とが位相比較器１５で位相比較される。
位相比較器１５から得られる誤差電圧は、スイツ
チ４の接点ｂを通じてドライブ回路５に加えら
れ、ドライブ回路５は上記誤差電圧に基いてモー
タ６に電流を供給する。これによつてモータ６の
速度が制御されてHD信号と位相ロツクされ、こ
のときFG信号はFG1で示すようにPG信号と位相
が略一致する。またこの状態ではPLL１１の分周
器１４がVD信号でリセツトされるため、CK信号
もPG信号と略一致する。またこの状態では、常
に位相比較回路１０によつてVD信号とPG信号と
のロツク状態が監視されている。即ち上記状態で
外乱が加えられてモータ６の速度が大巾に変化し
たような場合は、PG信号の位相が大巾にずれる
ので、位相比較器１０の出力が低レベルとなり、
スイツチ回路４が再び接点ａ側に切換えられて、
既述のVD信号とPG信号とをロツクさせる制御が
行われる。尚、ウインド信号の上記所定期間Ｔは
通常FG信号の一周期前後の長さに選ばれてい
る。
以上によれば、モータ６を先ずVD信号に位相
ロツクさせた後、HD信号に位相ロツクさせるよ
うにしているので、高性能のサーボ特性が得ら
れ、ジツタの極めて小さな制御を行うことができ
る。このようなサーボ回路はVTRの高級機種に
用いられている。
ロツクさせた後、HD信号に位相ロツクさせるよ
うにしているので、高性能のサーボ特性が得ら
れ、ジツタの極めて小さな制御を行うことができ
る。このようなサーボ回路はVTRの高級機種に
用いられている。
而して、上述のサーボ回路においては次のよう
な問題が生じる。即ち周波数発電機７とパルスジ
エネレータ８とはモータ６に夫々取付けられるも
のであるが、これらの出力であるFG信号とPG信
号の位相が互いに一致するように取付けることは
実際上不可能であり、両者の信号間には取付け位
置の誤差に基く一定の位相差φ１が生じることに
なる。この位相差φ１は、スイツチ回路４が接点
ｂ側に切換えられたときに、第２図に示すように
PG信号とFG信号との間で生じることになる。こ
の切換え時には、PLL１１がVD信号でリセツト
されているために、CK信号は直ちにVD信号及び
PG信号にロツクされるが、FG信号とはφ１の位
相差があるために、位相比較器１５からφ１K
（Ｋ：サーボループのゲイン）の誤差電圧が発生
しこの誤差電圧によつてFG信号がFG1の位置に
来るように位相制御される間サーボが乱れること
になる。
な問題が生じる。即ち周波数発電機７とパルスジ
エネレータ８とはモータ６に夫々取付けられるも
のであるが、これらの出力であるFG信号とPG信
号の位相が互いに一致するように取付けることは
実際上不可能であり、両者の信号間には取付け位
置の誤差に基く一定の位相差φ１が生じることに
なる。この位相差φ１は、スイツチ回路４が接点
ｂ側に切換えられたときに、第２図に示すように
PG信号とFG信号との間で生じることになる。こ
の切換え時には、PLL１１がVD信号でリセツト
されているために、CK信号は直ちにVD信号及び
PG信号にロツクされるが、FG信号とはφ１の位
相差があるために、位相比較器１５からφ１K
（Ｋ：サーボループのゲイン）の誤差電圧が発生
しこの誤差電圧によつてFG信号がFG1の位置に
来るように位相制御される間サーボが乱れること
になる。
本発明は上記の問題を解決するためのもので、
以下本発明の実施例を図面と共に説明する。
以下本発明の実施例を図面と共に説明する。
第３図は本発明の実施例を示すもので、第１図
と同一部分には同一符号を付してある。
と同一部分には同一符号を付してある。
本実施例では、Ｄ型フリツプフロツプ１７を設
けて、そのＤ端子にPG信号を加えると共にＴ端
子にFG信号を加えることによつて、Ｑ端子より
第４図に示すようなFG信号にロツクされた
PG′信号を得、このPG′信号を位相比較器３，１
０に加えるようにしている。上記構成によれば
PG′信号は位相差φ１が補償されたものとなり、
サーボ動作はこのPG′信号に基いて行われること
になる。即ちスイツチ回路４が接点ａ側に閉ざさ
れているときは、PG′信号とVD信号によるサー
ボが行われる。そしてスイツチ回路４が接点ｂに
切換えられたときは、直ちにCK信号、FG信号
PG′信号がロツクするので位相比較器１５の誤差
電圧は位相比較器３の誤差電圧と略等しくなり、
サーボが乱れることがない。
けて、そのＤ端子にPG信号を加えると共にＴ端
子にFG信号を加えることによつて、Ｑ端子より
第４図に示すようなFG信号にロツクされた
PG′信号を得、このPG′信号を位相比較器３，１
０に加えるようにしている。上記構成によれば
PG′信号は位相差φ１が補償されたものとなり、
サーボ動作はこのPG′信号に基いて行われること
になる。即ちスイツチ回路４が接点ａ側に閉ざさ
れているときは、PG′信号とVD信号によるサー
ボが行われる。そしてスイツチ回路４が接点ｂに
切換えられたときは、直ちにCK信号、FG信号
PG′信号がロツクするので位相比較器１５の誤差
電圧は位相比較器３の誤差電圧と略等しくなり、
サーボが乱れることがない。
以上はVTRの記録時におけるサーボについて
述べたが、本発明は再生時のサーボにも適用する
ことができる。
述べたが、本発明は再生時のサーボにも適用する
ことができる。
本発明は入力映像信号から分離された垂直同期
信号と、上記回転ヘツドの駆動用モータに設けら
れた第１の回転速度検出手段（例えばパルスジエ
ネレータ８）から得られる第１の速度検出信号
（例えばPG信号）とを位相比較する第１の比較手
段（例えば位相比較器３）が設けられ、この第１
の比較出力（誤差電圧）に基いて上記垂直同期信
号と上記第１の速度検出信号とが同期するように
上記モータの回転が位相制御されるように構成さ
れた第１の制御系と、上記映像信号から分離され
た水平同期信号と同期したクロツク信号（例えば
CK信号）と、上記モータに設けられた第２の回
転速度検出手段（例えば周波数発電機７）から得
られる第２の速度検出信号（例えばFG信号）と
を位相比較する第２の比較手段（例えば位相比較
器１５）が設けられ、この第２の比較出力（誤差
電圧）に基いて上記クロツク信号と上記第２の速
度検出信号とが同期するように上記モータの回転
が位相制御されるように構成され、且つ上記第１
の制御系における上記位相制御が成されたときに
切換えられて（例えばスイツチ４で切換えられ
て）用いられる第２の制御系とを有するサーボ回
路において、上記第１の速度検出信号を上記第２
の速度検出信号で同期化した後（例えばＤ型フリ
ツプフロツプ１７で同期化した後）、上記第１の
比較手段に供給することにより、上記第１の制御
系から上記第２の制御系へ切換えられたときに、
上記第２の比較出力が上記第１の比較出力と略等
しくなるようにしたことを特徴とするサーボ回路
に係るものである。
信号と、上記回転ヘツドの駆動用モータに設けら
れた第１の回転速度検出手段（例えばパルスジエ
ネレータ８）から得られる第１の速度検出信号
（例えばPG信号）とを位相比較する第１の比較手
段（例えば位相比較器３）が設けられ、この第１
の比較出力（誤差電圧）に基いて上記垂直同期信
号と上記第１の速度検出信号とが同期するように
上記モータの回転が位相制御されるように構成さ
れた第１の制御系と、上記映像信号から分離され
た水平同期信号と同期したクロツク信号（例えば
CK信号）と、上記モータに設けられた第２の回
転速度検出手段（例えば周波数発電機７）から得
られる第２の速度検出信号（例えばFG信号）と
を位相比較する第２の比較手段（例えば位相比較
器１５）が設けられ、この第２の比較出力（誤差
電圧）に基いて上記クロツク信号と上記第２の速
度検出信号とが同期するように上記モータの回転
が位相制御されるように構成され、且つ上記第１
の制御系における上記位相制御が成されたときに
切換えられて（例えばスイツチ４で切換えられ
て）用いられる第２の制御系とを有するサーボ回
路において、上記第１の速度検出信号を上記第２
の速度検出信号で同期化した後（例えばＤ型フリ
ツプフロツプ１７で同期化した後）、上記第１の
比較手段に供給することにより、上記第１の制御
系から上記第２の制御系へ切換えられたときに、
上記第２の比較出力が上記第１の比較出力と略等
しくなるようにしたことを特徴とするサーボ回路
に係るものである。
従つて本発明によれば、サーボループの切換え
時におけるサーボの乱れをなくすことができ、切
換えを円滑に行うことができる。
時におけるサーボの乱れをなくすことができ、切
換えを円滑に行うことができる。
第１図は従来のサーボ回路の回路系統図、第２
図は第１図の各部の信号のタイムチヤート、第３
図は本発明の実施例を示す回路系統図、第４図は
第３図における各部の信号のタイムチヤートであ
る。 なお図面に用いられている符号において、１…
…入力端子、２……同期分離回路、３……位相比
較器、４……スイツチ、６……モータ、７……周
波数発電機、８……パルスジエネレータ、１１…
…PLL、１７……Ｄ型フリツプフロツプ、であ
る。
図は第１図の各部の信号のタイムチヤート、第３
図は本発明の実施例を示す回路系統図、第４図は
第３図における各部の信号のタイムチヤートであ
る。 なお図面に用いられている符号において、１…
…入力端子、２……同期分離回路、３……位相比
較器、４……スイツチ、６……モータ、７……周
波数発電機、８……パルスジエネレータ、１１…
…PLL、１７……Ｄ型フリツプフロツプ、であ
る。
Claims (1)
- 【特許請求の範囲】 １ 入力映像信号から分離された垂直同期信号と
回転ヘツドの駆動用モータに設けられた第１の回
転速度検出手段から得られる第１の速度検出信号
とを位相比較する第１の比較手段が設けられ、こ
の第１の比較手段の出力に基いて上記垂直同期信
号と上記第１の速度検出信号とが同期するように
上記モータの回転が位相制御されるように構成さ
れた第１の制御系、 上記映像信号から分離された水平同期信号と同
期したクロツク信号と上記モータに設けられた第
２の回転速度検出手段から得られる第２の速度検
出信号とを位相比較する第２の比較手段が設けら
れ、この第２の比較手段の出力に基いて上記クロ
ツク信号と上記第２の速度検出信号とが同期する
ように上記モータの回転が位相制御されるように
構成され且つ上記第１の制御系における上記位相
制御が成されたときに切換えられて用いられる第
２の制御系、 を有するサーボ回路において、 上記第１の速度検出信号を上記第２の速度検出
信号で同期化した後に上記第１の比較手段に供給
することにより、上記第１の制御系から上記第２
の制御系へ切換えられたときに、上記第２の比較
手段の出力が上記第１の比較手段の出力と略等し
くなるようにしたことを特徴とするサーボ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10120178A JPS5528550A (en) | 1978-08-19 | 1978-08-19 | Servo circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10120178A JPS5528550A (en) | 1978-08-19 | 1978-08-19 | Servo circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5528550A JPS5528550A (en) | 1980-02-29 |
| JPS6127826B2 true JPS6127826B2 (ja) | 1986-06-27 |
Family
ID=14294308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10120178A Granted JPS5528550A (en) | 1978-08-19 | 1978-08-19 | Servo circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5528550A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4943968A (ja) * | 1972-07-28 | 1974-04-25 |
-
1978
- 1978-08-19 JP JP10120178A patent/JPS5528550A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4943968A (ja) * | 1972-07-28 | 1974-04-25 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5528550A (en) | 1980-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157355A (en) | Phase-locked loop device having stability over wide frequency range | |
| JPS59198516A (ja) | デイジタルビデオテ−プレコ−ダ | |
| JP2517014B2 (ja) | テレビジョン装置用位相ロックル―プ回路 | |
| US5144210A (en) | Capstan servo device | |
| US4562394A (en) | Motor servo circuit for a magnetic recording and reproducing apparatus | |
| JPS6127826B2 (ja) | ||
| JP2840255B2 (ja) | 再生装置 | |
| JP2791309B2 (ja) | クロック発生装置 | |
| JP2536689B2 (ja) | ドラムサ―ボ回路 | |
| JPH0319632B2 (ja) | ||
| JPH02177047A (ja) | キャプスタンモータのサーボ装置 | |
| JPS61140285A (ja) | Ｖｔｒのサ−ボ回路 | |
| JPS59219082A (ja) | 磁気録画再生装置 | |
| JP3263886B2 (ja) | 時間軸補償装置および方法 | |
| JPH04263157A (ja) | ビデオテープレコーダのドラムサーボ装置 | |
| JP2627340B2 (ja) | デイスクモータの外部同期回路 | |
| JPH0547905B2 (ja) | ||
| KR100207633B1 (ko) | 위상동기루프회로 | |
| JPS63294083A (ja) | 位相同期型発振回路 | |
| JPS58134595A (ja) | 再生信号の時間軸エラ−信号発生装置 | |
| EP0600376A2 (en) | Magnetic recording/reproducing apparatus for carrying out high-speed reproduction with use of line memory | |
| JPH011492A (ja) | 回転位相制御装置 | |
| JPH08147898A (ja) | Ｐｌｌ | |
| JPS60229264A (ja) | 磁気記録再生装置の可変速サ−ボ装置 | |
| JPH02282967A (ja) | 位相誤差信号作成回路装置 |