JPH02282967A - 位相誤差信号作成回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ビデオテープレコーダ（以下ＶＴｒｔと記す
）に備わる回転シリンダの回転位相制御のための位相誤
差信号作成回路装置に関４−る。

し従来の技術とその課題］ ４つの磁気ヘッドを設けた小型の回転シリンダを使用し
、ビデオテープを該回転シリンダの周面に約３／４以上
巻き付け、さらにこの回転シリンダの回転周期を従来の
約３０ヘルツより約４５ヘルツとし従来のＶＴＲと互換
が取れるようにした、いわゆる４ヘッド順次記録方式の
ＶＴＲが知られている。

このようなＶＴＲにおいては、回転シリンダの回転に従
いパルス信号を発生するパルス発生器の出力信号周期は
回転ソリンダの回転周期と同じ約４５ヘルツであり、回
転位相の基準信号である映像信号から分離した垂直同期
信号の周期は６０ヘルツであるので、回転シリンダの回
転に位相サーボを施す場合、そのサンプリング周波数は
、それらの最大公約数である約１５ヘルツに設定される
。

このようにサンプリング周波数が低いため回転シリンダ
の回転位…制御性能が低いという問題点があった。

本発明はこのような問題点を解決するために成されたも
ので、回転シリンダの回転位相制御性能を向上させる位
相誤差信号作成回路装置を提供することを目的とする。

［課題を解決するための手段］ 本発明は、ビデオテープと情報交換を行う磁気ヘッドを
４つ有する回転シリンダを備えた４ヘッド順次記録方式
を用いたビデオテープレコーダで、前記回転シリンダの
回転位相の位相制御を行うための位相誤差信号作成回路
装置において、前記回転位相が正規の状態に一致する以
前において回転位相制御を行うために基準信号からのサ
ンプリングを回転シリンダの回転周波数より低い周波数
にて行う第１の回路と、　前記回転位相が正規の状態に
一致した後における回転位相制御を行うために基準信号
からのサンプリングを回転シリンダの回転周期にて行う
第２の回路と、を備えたことを特徴とする。

［作用］ このように構成することで、第２の回路は、位相制御の
ための基準信号からのサンプリング周波数を回転シリン
ダの回転周波数と同じとすることができ、従来よりサン
プリング周波数を向上させることができる。

［実施例］ 本発明の位相誤差信号作成回路装置の一実施例を示す第
１図において、スイッチ１は、本位相誤差信号作成回路
装置の動作を制御するマイクロコンピュータ３０が送出
する制御信号にて、映像信号より抽出されスイッチ１に
供給される垂直同期信号を後述するプリセットパルス作
成回路７及び位相比較カウンタ９に送出する。

約１８０ヘルツの周波数のパルスを単独に送出する１８
０１−（ｚパルス作成回路４の出力側は、遅延回路５を
介してスイッチ２に接続されている。

スイッチ２は、マイクロコンピュータ３０が送出する制
御信号にて、１８０Ｈｚパルス作成回路４が送出する約
１８０ヘルツの周波数を１／３に分周する１７３分周回
路６を介してプリセットパルス作成回路７に接続される
か又は、直接プリセットパルス作成回路７及び位相比較
カウンタ９に接続される。プリセットパルス作成回路７
は、ｌ／３分周回路６あるいはスイッチ２から供給され
るペルス信号と外部より供給されるクロック信号とより
ブリセントパルス信号を作成する回路であり、プリセッ
トパルス作成回路７の出力側は、プリセット回路８に接
続される。プリセット回路８にはプリセット値を発生す
る、例えば読出し専用メモリ（以ＦＲＯＭと記す）にて
構成されるプリセット値発生回路ＩＯの出力側が接続さ
れる。よってプリセット回路８は、プリセットパルスに
てプリセット値ＮＰを得、そしてこのプリセットＩｍＮ
Ｐがプリセットされる位相比較カウンタ９に接続される
。

位相比較カウンタ９の出力側は、位相比較カウンタ９の
計数値ＮＬ、ＮＨを検出する検出ゲート回路１１を介し
て、第２図Ｃに示す、デジタル台形波信号を作成する位
侑誤差信号ゲート回路Ｉ２に接続され、又位相比較カウ
ンタ９は直接位相誤差信号ゲート回路Ｉ２に接続される
。位相誤差信号ゲート回路１２の出力側はラッチ回路１
３に接続されている。

一方、回転シリンダの回転に応じた信号であり、約４５
ヘルツの周波数である比較信号がパルス発生器より供給
されるスイッチ３の出力側は、前記比較信号の１つ目、
４つ目、７つ目・・・と３パルス毎の信号、即ち約１５
ヘルツ毎に信号を送出するカウンタ回路Ｉ４を介してラ
ッチパルスを作成するラッチパルス作成回路１５に接続
され、又、ラッチパルス作成回路１５に直接接続されて
いる。スイッチ３は、マイクロコンピュータ３ｏより供
給される制御信号にて、出力側をカウンタ回路１４ある
いはラッチパルス作成回路１５に切り替える。

ラッチパルス作成回路１５の出力側は、ラッチ回路１３
に接続され、ラッチ回路１３は位相誤差信号ゲート回路
１２より供給されるデジタル台形波信号内のデジタル値
をラッチし、デジタル位相誤差信号として出力する。

尚、上記スイッチ３並びに、７ないし１５の構酸部分に
て構成される回路は、デジタル位相比較回路として公知
の回路である。

又、マイクロコンピュータ３０の出力側は、上述した外
に、１８０Ｈｚパルス作成回路４、遅延回路５、プリセ
ット値発生回路ｌＯ及び検出ゲート回路１１に接続され
、マイクロコンピュータ３０が送出する制御信号が供給
される。

このように構成される位相誤差信号作成回路装置の動作
を再生時及び記録時に分けて以下に説明する。

再生時における位相ロック前の動作について、１８０Ｈ
ｚパルス作成回路４はフリーランしており、第２図ａに
示す、周波数が約１８０ヘルツのパルス信号を遅延回路
５に送出し、遅延回路５は遅延時間が０に設定されてい
るので、約１８０ヘルツの周波数のパルス信号がそのま
まスイッチ２へ送出される。スイッチ２は、マイクロコ
ンピュータ３０より供給される制御信号にて遅延回路５
と１／３分周回路６とを接続するように回路を接続して
いるので、ｍｌ記夏８０ヘルツのパルス信号は、第２図
すに示すように、１／３分周回路６にて周波数が約６０
ヘルツのパルス信号に分周されプリセットパルス作成回
路７に供給される。ブリセラｌ−ｔ＜ルス作成回路７は
、前記約６０ヘルツのパルス信号とクロック信号とから
１クロック幅のプリセットパルス信号を作成する。プリ
セット回路８は、このプリセットパルス信号によりプリ
セット値発生回路１０が送出する値を計数開始値ＮＰと
して位相比較カウンタ９にプリセットする。位相比較カ
ウンタ９は、供給されるクロック信号にて計数開始値Ｎ
Ｐより計数を開始し、そのカウント数を検出ゲート回路
１１及び位相誤差信号ゲート回路１２に送出する。

検出ゲート回路１１は、位相比較カウンタ９が送出する
カウント数より計数値ＮＬ、ＮＨを検出し位相誤差信号
ゲート回路１２に送出する。位相誤差信号ゲート回路１
２は、検出ゲート回路１１より計数値ＮＬが供給される
まではカウントを禁止し、計数値ＮＬが供給され計数値
ＮＨが供給されるまではカウントを行い、計数値ＮＨが
供給された後はカウントを停止する動作を行なう。よっ
て位相誤差信号ゲート回路１２より送出される信号は、
第２図Ｃに示すような台形波にてなり、さらに１／３分
周回路６が送出する約６０ヘルツの信号の立ち上がりに
てリセット、セットされた信号となり、ラッチ回路１３
に送出される。

尚、上記計数値ＮＰ、ＮＬ、ＮＨの値は、第２図Ｃに示
すデジタル台形波信号の傾斜部分の中心部に設定される
位相ロック点にパルス発生器の出力信号の立ち上がりが
一致した場合に、その信号を遅延して作成される周波数
が約３０ヘルツのヘッドスイッチングパルスと映像信号
の垂直同期信号との位相差について、ヘッドスイッチン
グパルスの切り替えエツジが垂直同期信号の立ち上がり
の約６．５８　（ＩＨは約６３．５マイクロ秒）手前に
なるような値に設定される。

一方、マイクロコンピュータ３０より送出される制御信
号にてカウンタ回路１４側に接続されるスイッチ３は、
パルス発生器より送出される周波数が約４５ヘルツの比
較信号をカウンタ回路１４に送出し、カウンタ回路１４
は前記比較信号の１゜４．７、・・・番目のパルス信号
のみの信号、即ち約１５ヘルツの周波数にてなるパルス
信号をラッチパルス作成回路１５に送出する。ラッチパ
ルス作成回路１５は、前記パルス信号にて周波数が約１
５ヘルツのラッチパルス信号を作成し、作成したラッチ
パルス信号をラッチ回路Ｉ３に送出する。

よって、ラッチ回路１３は、上記デジタル台形波信号の
デジタル値を周波数が約１５ヘルツのラッチパルス信号
にてラッチし、デジタル位相誤差信号信号として送出す
る。尚、第２図ｄに示すＰＯが位相ロック時のパルス発
生器の出力信号の位置である。

このように、位相ロック前にはサンプリング周波数は約
１５ヘルツである。

次に、再生時における位相ロック後の動作を以下に説明
する。

位相ロック前の位相誤差信号によるサーボ動作により、
第２図ｄに示す時刻【０においてパルス発生器が送出す
るパルス信号が位相ロック点てあるＰＯの位置にロック
された場合、不図示の位相ロック検出回路？こより位相
ロックされたことが検出され、マイクロコンピュータ３
０は遅延回路５に制御信号を送出する。よって遅延回路
５は、１８０Ｈｚパルス作成回路４より供給されるパル
ス信号の次の立ち上がりを所定の遅延時間Δを遅延させ
る。又、マイクロコンピュータ３０は、スイッチ２の出
力側をプリセットパルス作成回路７に接続するようスイ
ッチ２へ制御信号を送出する。よって、遅延回路５より
送出される遅延された約１８０ヘルツのパルス信号は、
ｌ／３分周回路６を介さずプリセットパルス作成回路７
に送出される。

尚、上記遅延時間Δｔは、位相ロック前に形成されたデ
ジタル台形波信号より位相ロック点にてラッチされるデ
ジタル値と、位相ロック後に形成されたデジタル台形波
信号より位相ロック点にてラッチされるデジタル値とが
変化しないような時間に設定される。

プリセットパルス作成回路７にパルス信号が供給され、
位相誤差信号ゲート回路１２よりデジタル台形波信号が
送出されるまでの本回路の動作は、上述した位相ロック
前の場合と同一である。尚、上記デジタル台形波信号は
、１８０Ｈｚパルス作成回路４が送出する信号の立ち上
がりにてリセット、セットされる。よって、位相誤差信
号ゲート回路Ｉ２よりラッチ回路１３に送出されるデジ
タル台形波信号は、周波数が約１８０ヘルツの信号とな
る。又、位相比較カウンタ９より送出される上述した計
数値ＮＰ、ＮＬ、ＮＨはそれぞれ適宜な値ＮＰ’　、Ｎ
Ｌ’　、ＮＨ’　に設定される。

一方、スイッチ３にはパルス発生器より送出される約４
５ヘルツの周波数の比較信号が供給されるが、スイッチ
３はマイクロコンピュータ３０より供給される制御信号
にて出力側がラッチパルス作成回路１５に接続されるの
で、上記約４５ヘルツの比較信号はラッチパルス作成回
路＋５に送出される。よってラッチパルス作成回路１５
にて約４５ヘルツの周波数のラッチパルスが作成されラ
ッチ回路１３に送出され、ラッチ回路１３は上述したデ
ジタル台形波信号を約４５ヘルツのラッチパルスにてラ
ッチし、デジタル位相誤差信号として出力する。

このように位相ロック後は、位相誤差信号のためのサン
プリング周波数を約４５ヘルツとすることができる。

次に、記録時における位相ロブク面の本回路の動作につ
いて説明する。

マイクロコンピュータ３０は、映像信号より抽出される
垂直同期信号が供給されるスイッチ１の出力側をプリセ
ットパルス作成回路７に接続させ、かつスイッチ２の出
力側をどの回路にも接続しないような制御信号を送出す
る。よってプリセットパルス作成回路７には、スイッチ
ｌを介して第３図ａに示す周波数が約６０ヘルツの垂直
同期信号が供給され、プリセットパルス作成回路７より
位相誤差信号ゲート回路１２までの各回路の動作は上述
した再生時における位相ロック前の本回路の動作と同一
である。したがって、第３図すに示すように、位相誤差
信号ゲート回路１２よりラッチ回路１３には約６０ヘル
ツの周波数のデジタル台形波信号が送出される。

一方、パルス発生器の送出する周波数が約４５ヘルツの
比較信号が供給されるスイッチ３は、マイクロコンピュ
ータ３０より供給される制御信号により出力側かカウン
タ回路１４に接続される。

カウンタ回路１４及びラッチパルス作成回路１５は上述
した再生時における位相ロック前の場合と同一の動作を
行い、第３図Ｃに示すように、ラッチパルス作成回路１
５より送出されるラッチパルス信号は周波数が約１５ヘ
ルツとなる。したがって、デジタル台形波信号はラッチ
回路１３にて約１５ヘルツの周波数のラッチパルス信号
によりラッチされ、デジタル位相誤差信号として出力さ
れる。

このように記録時における位相ロック前においても再生
時と同様に、位相誤差信号のためのサンプリング周波数
は約１５ヘルツとなる。

次に、記録時における位相ロック後の本回路の動作を説
明する。

マイクロコンピュータ３０は、スイッチｌの出力側を１
８０）（ｚパルス作成回路４に接続するようスイッチ１
へ制御信号を送出する。

再生時における位相ロック後の場合と同様に、第３図Ｃ
に示す時刻１０においてパルス発生器の出力信号が位相
ロック点であるＰＯの位置にロックされると、不図示の
位相ロック検出回路により位相ロックが検出されマイク
ロコンピュータ３０は１８０Ｈｚパルス作成回路４に制
御信号を送出する。よって、１８０Ｈｚパルス作成回路
４は、第３図ｅに示すように、スイッチ１を介して供給
される約６０ヘルツの垂直同期信号の立ち上がりにて周
波数が１８０ヘルツのパルス信号をリセット、セットす
る。１８０Ｈｚパルス作成回路４より送出される信号は
、第３図「に示すように、遅延回路５にて所定の時間Δ
ｔが遅延される。又、再生時の位相ロック後の場合と同
様に、スイッチ２はマイクロコンピュータより供給され
る制御信号により出力側がプリセットパルス作成回路７
に接続されているので、遅延回路５より送出された周波
数か約１８０ヘルツのパルス信号は、ｌ／３分周回路６
を介さずプリセットパルス作成回路７に供給される。以
下プリセットパルス作成回路７より位相誤差信号ゲート
回路１２までの各回路は、上述しｔこ再生時の位相ロッ
ク後の動作と同一の動作を行う。よってラッチ回路１３
には、前記１８０ヘルツのパルス信号の立ち上がりにて
リセット、セットされ、第３図ｇに示すような、周波数
が約１８０ヘルツのデジタル台形波信号が供給される。

一方、上述した再生時の位相ロック後の場合と同様にス
イッチ３はマイクロコンピュータ３０より供給される制
御信号にてその出力側がラッチパルス作成回路１５に接
続されるので、スイッチ３に供給される周波数が約４５
ヘルツの比較信号は、ラッチパルス作成回路１５に送出
される。したがってラッチ回路１３は、第３図りに示す
ように、ラッチパルス作成回路１５より供給される約４
５ヘルツのパルス信号にて前記デジタル台形波信号をラ
ッチし、デジタル誤差信号として送出する。

このように、記録時における位相ロック後の位相誤差信
号のためのサンプリング周期をパルス発生器の周波数と
同一である約４５ヘルツとすることができる。

上述したように、再生時及び記録時の位相ロック後にお
ける位相誤差信号のためのサンプリング周期を約４５ヘ
ルツとすることかできることより、回転シリンダの回転
位相制御の精度を向上させることができる。

又、１８０Ｈｚパルス作成回路４は、従来の位相誤差信
号作成回路において使用される６０Ｈｚパルス作成回路
を置き換えればよいことより、回路構成上は遅延回路５
及びスイッチ！、２．３を従来の位相誤差信号回路に付
加することのみで本発明の位相誤差信号回路を構成する
ことができる。

又、位相誤差信号のサンプリング周期を位相ロック前に
おいては約１５ヘルツ、位相ロブク後においては約４５
ヘルツと二つに分けたので、位相ロック前においては位
相ロックレンジを広くとり量子化精度を粗くして、位相
ロック後においては位相ロックレンツを狭くして量子化
精度を向上させることができ、位相ロックまでの回転シ
リンダの回転の立ち上がり、及び位相ロック後の回転位
相の精度の向上を図ることができる。又、位相ロック後
は約１８０ヘルツの周波数の信号を用いることより、上
記の２段階の切り替えは遅延及び位相比較カウンタ９の
計数値の設定のみにて容易に行うことができる。

［発明の効果コ 以上詳述したように本発明によれば、回転シリンダの回
転位相が正規の状態に一致する前においては位相ロック
レンジを広くとり量子化精度を粗くしたことより位相ロ
ックまでの回転シリンダの回転の立ち上がりを早くする
ことができ、又回転位相制御のための基準信号からのサ
ンプリング周期を従来より高い周期とすることができる
ことより、回転シリンダの回転位相制御精度を向上させ
ることができる。

【図面の簡単な説明】

第１図は本発明の位相誤差信号作成回路装置の構成を示
すブロック図、第２図及び第３図は本発明の位相誤差信
号作成回路装置の動作を示すタイミングチャートである
。 ■ないし３・・・スイッチ、 ４・・・１８０Ｈｚパルス作成回路、 ６・・・１／３分周回路、１４・・・カウンタ回路。

Claims (1)

【特許請求の範囲】
1. （１）ビデオテープと情報交換を行う磁気ヘッドを４つ
   有する回転シリンダを備えた４ヘッド順次記録方式を用
   いたビデオテープレコーダで、前記回転シリンダの回転
   位相の位相制御を行うための位相誤差信号作成回路装置
   において、 前記回転位相が正規の状態に一致する以前において回転
   位相制御を行うために基準信号からのサンプリングを回
   転シリンダの回転周波数より低い周波数にて行う第１の
   回路と、 前記回転位相が正規の状態に一致した後における回転位
   相制御を行うために基準信号からのサンプリングを回転
   シリンダの回転周期にて行う第２の回路と、を備えたこ
   とを特徴とする位相誤差信号作成回路装置。