JPS6126704B2 - - Google Patents
Info
- Publication number
- JPS6126704B2 JPS6126704B2 JP55163396A JP16339680A JPS6126704B2 JP S6126704 B2 JPS6126704 B2 JP S6126704B2 JP 55163396 A JP55163396 A JP 55163396A JP 16339680 A JP16339680 A JP 16339680A JP S6126704 B2 JPS6126704 B2 JP S6126704B2
- Authority
- JP
- Japan
- Prior art keywords
- interface
- terminal
- communication control
- transmission
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Communication Control (AREA)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55163396A JPS5789124A (en) | 1980-11-21 | 1980-11-21 | Interface converter of information process system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55163396A JPS5789124A (en) | 1980-11-21 | 1980-11-21 | Interface converter of information process system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5789124A JPS5789124A (en) | 1982-06-03 |
| JPS6126704B2 true JPS6126704B2 (enExample) | 1986-06-21 |
Family
ID=15773088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55163396A Granted JPS5789124A (en) | 1980-11-21 | 1980-11-21 | Interface converter of information process system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5789124A (enExample) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854423A (ja) * | 1981-09-26 | 1983-03-31 | Omron Tateisi Electronics Co | 制御システムの偽応答方式 |
-
1980
- 1980-11-21 JP JP55163396A patent/JPS5789124A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5789124A (en) | 1982-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5983254A (ja) | ウオツチドツグタイマ | |
| CA1159533A (en) | Clock check circuit | |
| JPS6126704B2 (enExample) | ||
| SU1125628A1 (ru) | Устройство дл обнаружени сбоев синхронизируемых дискретных блоков | |
| JPS6135739B2 (enExample) | ||
| SU1200292A1 (ru) | Резервированное вычислительное устройство | |
| SU1716517A1 (ru) | Устройство дл контрол парафазных логических блоков | |
| SU1223232A1 (ru) | Устройство дл контрол двух импульсных последовательностей | |
| SU1624674A1 (ru) | Устройство дл контрол многоканальных импульсных последовательностей | |
| SU1443154A1 (ru) | Устройство дл контрол импульсов | |
| SU1474655A2 (ru) | Устройство дл контрол времени выполнени программы | |
| SU1175030A1 (ru) | Устройство дл контрол последовательности импульсов | |
| JPH0728295B2 (ja) | コマンド・レスポンス方式データバス端末装置 | |
| SU565294A1 (ru) | Устройство дл синхронизации входных сигналов многоканальной дискретной системы | |
| SU1003064A1 (ru) | Устройство дл обмена информацией | |
| SU1064444A1 (ru) | Устройство дл контрол последовательности импульсов | |
| SU1325375A1 (ru) | Устройство допускового контрол периода сигнала | |
| SU1368981A1 (ru) | Счетное устройство | |
| JPS58213B2 (ja) | 伝送装置の監視回路 | |
| SU1277126A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с дискретными датчиками | |
| SU1252930A2 (ru) | Устройство дл контрол многоканальных импульсных последовательностей | |
| SU1012234A1 (ru) | Устройство дл сопр жени вычислительной машины с каналами св зи | |
| JP2834062B2 (ja) | 情報処理システム | |
| SU1366977A1 (ru) | Устройство дл контрол интегральных схем | |
| SU1238088A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины с абонентом |