JPS61263372A - 演算処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） との発明は、ディジタル化された映像信号を取扱う映像
信号処理回路の改良に関するものである。

（従来技術とその問題点） まず、信号処理が全てアナログ的に行なわれるアナログ
・カメラの構成を第９図に示し、それについて述べる。

被写体１からの光はレンズ２１色分解プリズム３を通過
し、赤色（Ｒ）、緑色（Ｇ）。

青色（Ｂ）の光に分解され、各色剤の撮像管４に結像す
る。撮像管面では、光の強弱に関連した分布を持つ電荷
が生じるため、偏向コイルによシ線順次的に電子ビーム
を走査することで、被写体像の明暗が電流の大小に変換
される。各色剤のプリアンプ５では、撮像管４から生じ
た数μＡの微弱な電流信号を数Ｖの電圧信号に変換増幅
する。これらの出力は、レンズ２１色分解プリズム３．
撮像管４等によシ生じた不完全さを除去修正するための
補正回路６へ入力され、エンコーダ７を介して標準テレ
ビジョン信号となる。ここで行なう補正処理として２〜
３の例を挙げる。

第１の例として、フレア補正と呼ばれるものがある。こ
れは、プリズムと撮像管面で光が反射することにより、
撮像面全体に乱反射光が尚たシ黒部分のコントラストが
失なわれる現象を修正するものである。

第２の例として、シェーディング補正と呼ばれるものが
ある。これは、レンズ等の光学系の歪み。

特性により画面周辺部の光量が減少するため１周辺部が
暗くうつる現象を修正するものである。

第３の例としてマスキング補正と呼ばれるものがある。

これは２色分解プリズムの分光特性（第２図）等が、カ
ラーカメラの理想的な撮像特性（第３図）と異なるため
１色の再現性を低下させる現象を修正する補正処理であ
る。

このマスキング補正の具体的構成について、第４図を用
いて述べる。入力端子８−Ｒ，８−Ｇ　、　８−Ｂから
入力されたＲ、Ｇ、Ｈの信号は、減算器１０゜１１．１
２及び１乗算器１３，１４，１５，１６，１７．１８及
び加算器１９，９によｈ以下に示す信号となる。

Ｒ→（１−ｋｌ−に、）Ｒ＋　ｋｌ＠Ｇ＋　ｋ、・ＢＧ
→（１−に２−ｋｓ）Ｇ　＋　ｋｇ・Ｒ＋ｋｓ・ＢＢ→
（１ｋ４−ｋｓ）Ｂ　＋　ｋ＋＋・Ｒ，＋に４・Ｇここ
で乗算器１３〜１８のそれぞれの係数ｒ　　ｋｌ〜ｋ。

を最適に選ぶことによシ所望の色再現性が得られる。

これらの補正をアナログ・カメラにおいて実施すると種
々の回路を通過することから、映像信号のＳ／Ｎ及び位
相に悪影響を与え２画像の品位を低下させてしまう欠点
がある。

そこで、このような品位低下を防止するため。

第５図に示す構成のディジタル式カメラが考案されてい
る。これは、各プリアンプ５の出力をＡ／Ｄコンバータ
２０にてディジタル信号に変換後、前述の補正処理を、
Ｓ／Ｎ劣化劣化１歪相歪等がないディジタル補正回路２
１によシ行なうものである。

そして最終的には、ディジタル・エンコーダ２２により
、ディジタル的に標準テレビジョン信号をつ＜し、それ
をＤ／Ａコンバータ２３によシアナログ信号に再変換す
る構成である。ここで示したディジタル・カメラにて、
各種補正に必要な乗算処理を行なう部分は、ＬＳＩ化さ
れたディジタル乗算器を用い第６図のような構成となる
。これを、第４図に示したマスキング補正回路のアナロ
グ乗算器１４に替えて適用した場合で説明する。被乗数
であるＲ、−Ｇのディジタル信号と２乗数である係数に
２は、端子２５．２６から各々入力され１乗算結果であ
るに２・（Ｒ−Ｇ）信号は、出力端子２７に生じる。

しかしＬＳＩの乗算器は、高価で、しかも消費電力が大
きいという欠点があるため１通常はメモリを利用したテ
ーブル方式が用いられる。第７図にテーブル方式の構成
を、また、第８図にテーブルとなるメモリＩＣの入力ア
ドレス値と出力データ値の関係を１０進数の形式でアナ
ログ的に示す（以下の図も同じ）。このメモリ３０にお
いて、各アドレスには、被乗数であるＲ−Ｇのディジタ
ル信号と乗数である係数に２の乗算の各結果をデータ値
として書き込んでおく。これによ〕、メモリ３０は、あ
たかも被乗数とその乗算結果が表として与えられ。

被乗数であるＲ−Ｇディジタル信号をアドレス信号とし
て入力端子部に入力すれば、データ出力端子２９へは対
応アドレスに格納されている乗算結果のに２・（Ｒ−Ｇ
）の信号が生じ１乗算器と等価な動作が可能となる。

しかし、この方法は２次に述べるように、−ダイナミッ
クレンジが不足するという欠点がある。以下この点につ
いて述べる。

現在、一般に使用されている１６にビットメモリの構成
（ワードＸビット）を数例示す。

（ａ）　　４０９６Ｘ４　　（ワードＸビット）（ｂ）
　　２０４８Ｘ８　　（ワードＸビット）（Ｃ）　　１
６３８４Ｘ１　　（ワードＸビット）メモリは本来、Ｃ
ＰＵなどとともに使用されるが。

そのＣＰＵのビット数は、マイコン等の１ワード・４ビ
ツトまたは１ワード・８ビツトから、ミニコン等の１ワ
ード・３２ピツトなど、はとんどが４か８ビツトの倍数
となっている。そのため、前述のディジタル・カメラの
映像信号処理回路をはじめとするディジタル映像機器等
のビット数は、１ワード・８ビツトとする形式がメモリ
数低減による低コスト、低電力化、小型化等の点で望ま
しい。

しかし、ディジタル映像機器の性能向上をはかシ。

ダイナミック・レンジを拡大する場合、メモリを利用し
たテーブルから１ワード・９〜１０ピット程度のデータ
の出力が必要となる。けれども、汎用メモＩＪＩＯのビ
ット数は、前述の様に１７−ド・１か４か８ビツトのた
め、１０ビツトのテーブルを構成するには、（１）１ビ
ットメモリス２個と８ピットメモリス１個の計３個構成
、もしくは（２）４ビットメモリス１個と８ピットメモ
リス１個の計２個構成等が考えられるが、（１）の構成
はメモＩＪ　Ｉ　Ｏ数の増大、（２）の構成は、メモリ
の利用重任下等が生じるという欠点があった。

（目的） この発明は、これらの欠点を解決するため、テーブルメ
モリへ入力される信号レベルに応じて。

テーブル出力のビット数をみかけ上増大させ、効率良く
、ダイナミック・レンジの増大したテーブルメモリ回路
を実現したものである。

（実施例） 本発明の第１の構成を第１図に示す。入力端子３３は、
ビット・シフト回路５１とレベル検出回路５９へ接続さ
れる。レベル検出回路５９の制御信号５５ハ、ヒツト拳
シフト回路５１．３２のコントロール端子へ各々接続さ
れる。ビット・シフト回路５１の出力端子は、演算回路
５２の入力端子へ接続される。演算回路５２の出力端子
はビット・シフト回路３２の入力端子へ接続される。

次に第１０図、第１１図を用いて動作説明を行なう。レ
ベル検出回路５９はディジタル入力信号５０のレベルが
、Ａを越えたら制御信号５５（第１０図（ａ）に示す）
を出力する。ビット・シフト回路５１は。

そのコントロール端子に制御信号５５が入力されると入
力信号５０を算術的にビットシフトしてゲインを１から
１／２ｎへ変更する（第１０図（ｂ）に示す）。

このため出力信号５６と入力信号刃の関係は第１０図（
Ｃ）のようになる。

演算回路５２はダイナミック・レンジを０〜Ａレベルま
での入力幅しか持たないため、Ａ以上のレベルの入力信
号５０に対して出力信号５７は、第１１図のように飽和
してしまう。しかし、Ａ以上のレベルの入力信号５０は
、ビット・シフト回路５１によし、レベルが１／２ｎに
なり、Ａ以上のレベルにならないため、演算出力信号５
７と入力信号５０の関係は第１２図（ａ）のようになる
。ビット・シフト回路３２は、制御信号５５によシレベ
ルがＡ以上になると第１２図（ｂ）のように、そのゲイ
ンを１から２ｎに一変化させる。このため、出力信号５
８と入力信号５０との関係は第１２図（Ｃ）のようにな
る。

以上の方法によυ、入力ダイナミック・レンジが０〜Ａ
のレベル幅しかない演算回路でも、Ａ以上のレベルの信
号が扱える。

ところで、つねに演算回路入力を１／２ｎして。

かつ演算回路出力を２０倍する方法でもＡ以上のレベル
の信号が扱えるが、この場合０〜Ａのレベル間にある信
号も１／２ｎされるため、演算回路でのＳ／Ｎ等が悪化
する。しかし６本発明ではＳ外的に問題のない大振幅の
入力にのみｌ／２ｎ、２ｎ倍の処理を行なうためＳ／Ｎ
の低下はない。

第１３図に本発明の第２の構成例を示す。

入力信号端子３３は、メモリ３０のアドレス入力端子へ
接続されるとともに、レベル検出回路５９へ接続される
。この出力である制御信号５５は、ビット・シフト回路
３２のコントロール端子へ接続される。メモリ３０のデ
ータ出力端子は、ビット・イツト回路３２の入力端子へ
接続され、このビット・シフト回路３２の出力端子は、
出力信号端子３４へ接続される。

以下、この動作について、第１４図を用いて説明する。

これらの図は入力信号のレベルをそろえ。

横軸にとっである。（ａ）はメモリ３０に記憶されてい
るテーブル特性、（ｂ）は入力信号とビット・シフト動
作の０Ｎ１０ＦＦの関係、（Ｃ）は入力端子３３への入
力信号と出力信号端子３４に生じる出力信号の関係を示
したものである。

本例では、ビット・シフト回路３２のコントロール信号
（制御信号５５）としては、入力信号の最上位ビットを
用いるものとする。

まず、入力信号のレベルがＡよシも小さい第１４図の（
Ｃ）に示すＬｌの信号が入力されたとすると。

メモリ３０からはＭｌというレベルの信号が出力され、
ビット・シフト回路３２へ入力される。この場合Ｌ１の
レベルがＡよシも小さいため２進表示では、０××・・
・××（ｍビット）と表わされ最上位ビットはＯとなる
。したがってビット・シフト回路３２へのコントロール
信号５５はオフを指示し。

ビット・シフト回路３２は、入力信号をスルーで出力す
る。よって、出力信号端子３４へはメモリ３１の出力Ｍ
１がそのまま現われる。

次に入力信号のレベルが、Ａよりも大きな第１４図の（
Ｃ）に示すＬ２という信号であった場合を考える。Ｌ２
のレベルを２進表示すると、１××・・・××（ｍビッ
ト）と最上位ビットは１となるため、ビットシフト回路
３２へのコントロール信号５５ハオンを指示する。また
メモリ３０は、第１４図の（ａ）に示すＭ２という信号
を出力するが、ビット・シフト回路３２はコントロール
信号５５がオン出力のため入力を２倍して出力するため
、出力端子３４へは２・Ｍ２という出力が生じる。以上
のようにメモリ３０め出力Ｍ２のレベルはＡ以下である
が、ビット・シフト回路３２は入力レベルに応じて自動
的にビット−シフトされ、その出力は２・Ｍ２となりÅ
以上のダイナミック・レンジを有する信号が、八までし
かダイナミックレンジを持たないメモリ３０から得られ
る。

以上を整理すると、テーブルとなるメモＩＪ’３０には
。

〕 というテーブルを記憶させておく。（ｋはテーブルの乗
数）。

ビット・シフト回路３２はコントロール信号５５にした
がい、結果としてレベル的に。

という動作を行なう。

以上の（１）式と（２）式を総合すると、以下（３）式
のようになる。

次にビット・シフト回路３２の一構成例を第１５図に示
す。切換スイッチ３８〜４２は、コントロール端子３６
へ印加される電圧（第１図、第１３図のコントロール信
号５５）によし、入力信号３５（第１図の演算回路５２
出力、第１３図のメモＩＪ３０出力）の各ビットをａ端
、ｂ端のどちらかから出力Ｙ端このような構成により入
力信号３５の各ビットがａ端から出力Ｙ端へ生じるとし
た場合は、入力と出力のビットは等しく、入力＝出力で
あるが、入力信号３５の各ビットがｂ端から出力Ｙ端へ
生じた場合は、入力に対し、出力のビットが１ビツトず
つシフトされたことになり、結果として、出力＝２×入
力となる。

以上の説明は、ビット・シフトを１段行なう形により、
ダイナミック・レンジを２倍に拡大する例で示したが、
ビット・シフトの段数及び、テーブル特性を細分化する
ことによ凱　２倍以上のダイナＳ　、り・レンジを得る
ことは容易に実現できる。

なお２本方式では、大振幅時の量子化誤差が増大するこ
とになるが２人間の感覚は、対数的な性質を持つため大
振幅時に限シ増大する量子化誤差は、振幅に対して微少
な値であし、不自然さはほとんどない。

また１本発明はマスキング回路の例で説明した利用でき
ることは明白である。

（効果） この発明により、限られたビット数を持つ素子のダイナ
ミック・レンジを数倍に拡大でき、従来と同等な電力及
びコストで、より大きなダイナミック・レンジを持つデ
ィジタル・ビデオ機器の演算処理が可能である。

【図面の簡単な説明】

第９図は、アナログ方式テレビカメラの概略構成図、第
２図は色分解プリズムの分光特性図、第３図は色分解プ
リズムの理想特性図、第４図は従来の補正処理の一例で
あるマスキング補正回路の構成図、第５図はディジタル
映像機器の例として示した一般的なディジタル方式テレ
ビカメラの構成図、第６図は一般的なディジタル式の乗
算回路。 第７図は従来方式のテーブルφメモリ式の乗算回路、第
８図はテーブル・メモリの内容を表わす図。 第１図は本発明の第１の構成図、第１０図、第１１図、
第１２図は１本発明の動作説明に用いる各部分の入出力
関係図、第１３図は本発明の第２の構成図、第１４図は
この各部の波形図、第１５図は本発明のビット・シフト
回路の一例である。 ３０：テーブル・メモリ、　　３２．５１　：ビット・
シフト回路、３３：被乗数入力端子、３４：乗算出力端
子。 ３５：ビット・シフト入力端子、３６：ビット・シフト
・コントロール端子、３７：ビット・シフト出力端子、
３８〜４２：電気制御切換スイッチ、５２：演算回路、
５９ニレベル検出回路。

Claims (1)

1. 【特許請求の範囲】 １）ディジタル映像信号の演算処理回路において、演算
   結果が飽和もしくは折り返し等に達するディジタル映像
   入力信号のレベルをＡとした時、該入力信号のレベルが
   Ａのｎ倍（ｎは０以外の整数）を越えたことを検出して
   対応する制御信号を発生するレベル検出手段と、上記入
   力信号がレベルＡ以上の場合は発生する該制御信号に応
   じて上記入力信号のレベルを１／２＾ｎ倍（ｎは０以外
   の整数）にし、レベルＡ以下の場合はそのままのレベル
   で所望関数により演算処理する演算処理手段と、上記入
   力信号がレベルＡ以上の場合は発生する該制御信号に応
   じて上記演算処理手段の出力信号のレベルを２＾ｎ倍（
   ｎは０以外の整数）し、レベルＡ以下の場合はそのまま
   出力するレベル変換手段を有することを特徴とする演算
   処理方式。 ２）特許請求の範囲第１項記載の演算処理方式において
   、上記演算処理手段を、上記制御信号に応じて上記入力
   信号のレベルを１／２＾ｎ倍（ｎは０以外の整数）する
   レベル変換手段と、所望関数が設定された演算手段で構
   成したことを特徴とする演算処理方式。 ３）特許請求の範囲第１項記載の演算処理方式において
   、上記演算処理手段を、各アドレスに格納するデータ値
   をアドレス値の関数とし、このアドレス指定を上記ディ
   ジタル映像入力信号で行なうテーブルメモリとしたこと
   を特徴とする演算処理方式。