JP3442953B2 - クリッピング装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタルの画像
信号を所定の値にクリッピングするクリッピング装置に
係り、特に、たとえば、所定のテレビジョン方式の画像
信号をディジタルにて取り扱う撮像機器または編集機器
などに用いて好適なクリッピング装置に関するものであ
る。

【０００２】

【従来の技術】近年、通信機器のディジタル化が進み、
たとえば、テレビジョン放送の番組制作などにて用いら
れるスタジオ機器なども小型、高性能なディジタル機器
に変わりつつある。そのディジタル信号の規格として、
たとえばCCIR（国際無線通信諮問委員会、現ITU-R ）
は、勧告601 にてスタジオ用コンポーネント信号のディ
ジタル規格を標準化している。この勧告601 では、アナ
ログの映像信号をディジタルデータに変換する際の標本
化周波数、１ライン当たりの有効画素数、量子化ビット
数および帯域制限用のフィルタ特性などを標準化して、
日米および欧州の異なるテレビジョン方式の映像信号を
統一したディジタルデータにて交換可能としている。

【０００３】この中で、映像信号の輝度信号と色差信号
をそれぞれ８ビットのデータに量子化し、その際の輝度
信号レベルと色差信号レベルの範囲をそれぞれ次式(1),
(2)のように標準化している。

【０００４】

【数１】16≦Ｙ≦235 ・・・・(1) 16≦Ｃ≦240 ・・・・(2) 式(1) にてＹは輝度信号レベルであり、８ビットの256
(0 〜255)ステップにて黒レベルに相当する値"16"と、
白レベルに相当する値"235" とを含む220 量子化レベル
の範囲になるように規定している。式(2) にて、Ｃは色
差信号レベルであり、８ビットの256 ステップにて値"1
28" を零レベルとして225 量子化レベルの範囲になるよ
うに規定している。つまり、アナログの映像信号を勧告
601 のデータに変換するには、それぞれの画素データを
８ビットに量子化し、さらに上記に示す範囲に各画素デ
ータに関してクリッピングしなければならない。

【０００５】従来、このようなディジタルの画像データ
を処理する方法として、たとえば、プロセッサにてソフ
トウェア処理することが考えられる。図19および図20に
は、そのフローチャートおよびプログラムが示されてい
る。まず、ステップS10 にて輝度データを１画素取り込
む(LD [Y-data]) 。次に、ステップS12 にて輝度データ
の値が上式(1) の下限値"16"以上か否かを判定する(CMP
16)。輝度データの値が下限値"16"以上であれば、ステ
ップS16 へ進み(JPGE L1) 、下限値"16"未満であれば、
ステップS14 にて輝度データを値"16"にする(LD 16) 。
これにより、輝度データを下限値"16"以上の値にクリッ
ピングする。次に、ステップS16 にて輝度データの値が
上式(1) の上限値"235" 以下か否かを判定する(CMP 23
5) 。輝度データの値が上限値"235" 以下であれば、そ
のままの値を出力してステップS20に進む(JPLE L2) 。
輝度データの値が上限値"235" を越える値であれば、ス
テップS18 にて輝度データの値を"235" にして出力する
(LD 235)。これにより、輝度データを上限値"235" 以下
の値にクリッピングして、上式(1) を満足する輝度デー
タを出力する。

【０００６】次に、ステップS20 にて色差データを１画
素取り込む(LD [C-data]) 。次に、ステップS22 にて色
差データの値が上式(2) の下限値"16"以上か否かを判定
する(CMP 16)。色差データの値が下限値"16"以上の値で
あれば、ステップS26 に進み(JPGE L3) 、下限値"16"未
満の値であれば、ステップS24 にて輝度データと同様に
値"16"にして出力する(LD 16) 。次に、ステップS26 に
て色差データの値が上式(2) の上限値"240" 以下か否か
を判定する(CMP 240) 。色差データの値が上限値"240"
以下であれば、そのままの値にて出力し(JPLE L4) 、上
限値"240" を越える値であれば、ステップS28 にてその
色差データの値を"240" にして出力する(LD 240)。これ
により、色差データを上式(2) の範囲を満足する値にク
リッピングする。

【０００７】以降、ステップS10 ないしステップS28 を
順次画素毎に繰り返してそれぞれの輝度データおよび色
差データを上式(1),(2) を満足する値にクリッピングす
る。

【０００８】しかしながら、このようなプログラムを実
時間にて処理する場合、プロセッサにかなりの負担がか
かるものであった。たとえば、１ラインに720 画素を処
理する場合、１画素当たり約37nsで処理を終えなければ
ならず、上記のように１画素当たり14ステップを必要と
するプログラムでは、プロセッサを400MHz近くで動かさ
なければならなかった。たとえば、RISCプロセッサでも
300MHzを越えるものは少なく、たとえソフトウェアを工
夫したり、スーパパイプラインやスーパスカラ等の機能
や性能でカバーしたとしても、かなりCPU に負担がかか
ってしまうという問題があった。

【０００９】そこで、上記のような画像データを実時間
にてクリッピングする場合、ハードウェアにて処理する
ことが考えられる。この場合、たとえば、図21に示すよ
うに、輝度データの下限値をクリッピングする第１のク
リッピング回路１と、上限値をクリッピングする第２の
クリッピング回路３と、色差データの下限値をクリッピ
ングする第３のクリッピング回路５と、上限値をクリッ
ピングする第４のクリッピング回路７とを用意する。そ
れぞれの回路には、上式(1) の下限値"16"と上限値"23
5" または上限値"240" をあらかじめ記憶する記憶回路1
0と、記憶回路10からの値と入力した輝度データまたは
色差データとを比較する比較回路12と、比較回路12の比
較結果に応じて入力データまたは記憶データを選択する
選択回路14とを含む。

【００１０】これにより、第１のクリッピング回路１に
入力した輝度データは、比較回路12にて記憶データ"16"
と比較される。その比較結果は、選択回路14に供給され
る。これにより、輝度データが記憶データ"16"以上の場
合には選択回路14にて輝度データが選択され、輝度デー
タが記憶データ"16"より小である場合には記憶データ"1
6"が選択されて、第２のクリッピング回路３へ供給され
る。次に、第２のクリッピング回路３では、輝度データ
が記憶データ"235" と比較されて、これより大である場
合には記憶データが選択され、記憶データ"235" 以下で
ある場合には輝度データが選択されて出力される。

【００１１】同様に、第３のクリッピング回路５では入
力した色差データが記憶データ"16"と順次比較されて、
これより小である場合には記憶データ"16"が選択され
て、それぞれ下限値にクリッピングされる。第５のクリ
ッピング回路７では、色差データが記憶データ"240" と
順次比較されて、上記と同様にその値にクリッピングさ
れる。

【００１２】この場合、図21に示す比較回路12は、たと
えば図22または図23に示すような複数の論理素子の組み
合わせにて形成され、選択回路14は図24に示すような複
数の論理素子にて組むことにより、実時間処理を可能と
していた。

【００１３】

【発明が解決しようとする課題】しかしながら、上述し
た従来の技術では、図22ないし図24に示すように入力デ
ータと記憶データとをそれぞれのビット毎に比較し、さ
らに異なるビットから記憶データの値以上か否かを順次
演算して各ビット毎に選択して出力するので、８ビット
のデータに対して、その複数倍以上の論理素子が必要と
なって回路規模が大きくなり、また回路が複雑になると
いう問題があった。たとえば、図22および図23の回路で
は論理素子が30個以上必要であった。このため、電力消
費も大きく単にクリッピングするのみの装置としては他
の装置に対して効率の悪いものであった。

【００１４】本発明はこのような従来技術の欠点を解消
し、画像データを実時間にて処理することができ、また
小型かつ効率の良いクリッピングを実行することができ
るクリッピング装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】本発明は上述の課題を解
決するために、所定のビット数のディジタルデータを順
次入力して、それぞれのデータを所定の値以上のデータ
または所定の値以下のデータに順次クリッピングして出
力するクリッピング装置において、入力したディジタル
データの値が所定の値以上または所定の値以下であるか
否かを検出する検出手段であって、そのデータの所定の
ビット数のうちのいくつかのビットに基づいてデータの
値が所定の値以上または所定の値以下であるかを検出し
てその検出結果を表わす制御信号を生成する検出手段
と、検出手段からの制御信号に基づいて入力したデータ
のうちの所定の値未満または所定の値を越えるデータを
所定の値にクリッピングして出力するデータ出力手段で
あって、データを所定の値にクリッピングする際にその
データのいくつかのビットを検出手段からの制御信号に
基づいて所定の値に変換してクリッピングするデータ出
力手段とを含むことを特徴とする。

【００１６】この場合、上記装置を２段直列に接続し
て、入力したデータを所定の範囲の値にその上限値およ
び下限値をクリッピングして出力する装置であって、入
力したデータを下限値となる第１の値にクリッピングす
る第１のクリッピング回路と、第１のクリッピング回路
からのデータを上限値となる第２の値にクリッピングす
る第２のクリッピング回路とを含むとよい。

【００１７】また、検出手段は、第１の値未満のデータ
を検出して第１の制御信号を生成する第１の信号生成手
段と、第１の値より大となる第２の値を越えるデータを
検出して第２の制御信号を生成する第２の信号生成手段
とを含み、データ出力手段は、第１の制御信号に基づい
てデータを第１の値にクリッピングし、第２の制御信号
に基づいてデータを第２の値にクリッピングして、デー
タを第１の値から第２の値までの範囲にクリッピングす
るようにしてもよい。

【００１８】一方、本発明によるクリッピング装置は、
アナログの画像信号から所定のビット数のディジタルデ
ータに変換された画像データを入力して、それぞれの画
像データを所定の信号レベルの範囲の値にその下限値お
よび上限値をクリッピングして出力するクリッピング装
置において、画像データが下限値となる第１の信号レベ
ル以上の値であるか否かを検出する第１の検出手段であ
って、画像データの所定のビット数のいくつかのビット
に基づいて第１の信号レベル未満の画像データを検出し
てその検出結果を表わす第１の制御信号を生成する第１
の検出手段と、第１の検出手段からの第１の制御信号に
基づいて下限値未満の画像データを第１の信号レベルに
クリッピングし、下限値以上の画像データをそのままの
値にて出力する第１のデータ出力手段であって、下限値
未満の画像データをクリッピングする際にそのデータの
いくつかのビットを第１の制御信号に基づいて所定の値
に変換してクリッピングする第１のデータ出力手段と、
画像データが上限値となる第２の信号レベル以下の値で
あるか否かを検出する第２の検出手段であって、画像デ
ータの所定のビット数のいくつかのビットに基づいて第
２の信号レベルを越える画像データを検出してその検出
結果を表わす第２の制御信号を生成する第２の検出手段
と、第２の検出手段からの第２の制御信号に基づいて上
限値を越える画像データを第２の信号レベルにクリッピ
ングし、上限値以下の画像データをそのままの値にて出
力する第２のデータ出力手段であって、上限値を越える
画像データをクリッピングする際にそのデータのいくつ
かのビットを第２の制御信号に基づいて所定の値に変換
してクリッピングする第２のデータ出力手段とを含むこ
とを特徴とする。

【００１９】また、画像データが、アナログの輝度信号
が所定のビット数のディジタルデータに変換された輝度
データと、アナログの色差信号が所定のビット数のディ
ジタルデータに変換された色差データとを含む場合、本
発明によるクリッピング装置は、輝度データを第１の所
定の範囲の信号レベルにクリッピングする第１のクリッ
ピング装置と、色差信号を第２の所定の範囲の信号レベ
ルにクリッピングする第２のクリッピング装置とを用意
してそれぞれ並列に処理するとよい。

【００２０】この場合、第１のクリッピング装置は、８
ビットの輝度データを下限値"16"ないし上限値"235" の
範囲の信号レベルのデータにクリッピングする回路であ
り、第２のクリッピング装置は、８ビットの色差データ
を下限値"16"ないし上限値"240" の範囲の信号レベルの
データにクリッピングする回路であって、第１のクリッ
ピング装置は、輝度データの上位４ビットの値に基づい
て第１の制御信号を生成する論理素子を有する第１の検
出手段と、第１の制御信号の値に基づいて輝度データの
下位５ビットの値をそれぞれのデータ線上にて所定の値
に変換する複数の論理素子を有する第１のデータ出力手
段と、輝度データの上位６ビットの値に基づいて第２の
制御信号を生成する複数の論理素子を有する第２の検出
手段と、第２の制御信号の値に基づいて輝度データの下
位５ビットの値をそれぞれのデータ線上にて所定の値に
変換する複数の論理素子を有する第２のデータ出力手段
とを含み、第２のクリッピング装置は、色差データの上
位４ビット値に基づいて第１の制御信号を生成する論理
素子を有する第１の検出手段と、第１の制御信号の値に
基づいて色差データの下位５ビットの値をそれぞれのデ
ータ線上にて所定の値に変換する複数の論理素子を有す
る第１のデータ出力手段と、色差データの上位４ビット
の値に基づいて第２の制御信号を生成する論理素子を有
する第２の検出手段と、第２の制御信号の値に基づいて
下位４ビットの値をそれぞれのデータ線上にて所定の値
に変換する複数の論理素子を有する第２のデータ出力手
段とを含むとよい。

【００２１】また、画像データが、アナログの輝度信号
が所定のビット数のディジタルデータに変換された輝度
データと、アナログの色差信号が所定のビット数のディ
ジタルデータに変換された色差データとを含む場合、本
発明によるクリッピング装置は、輝度データと色差デー
タを外部から入力する選択信号に応動して選択する選択
手段を含み、選択手段からの輝度データおよび色差デー
タをそれぞれ選択信号に応動して第１の所定の範囲の信
号レベルおよび第２の所定の範囲の信号レベルにそれぞ
れクリッピングすると有利である。

【００２２】この場合、輝度データと色差データがそれ
ぞれ８ビットのデータであり、第１の所定の範囲の信号
レベルが下限値"16"ないし上限値"235" の範囲であり、
第２の所定の範囲の信号レベルが下限値"16"ないし上限
値"240" の範囲であるとすると、クリッピング装置は、
選択手段から受けた輝度データまたは色差データのそれ
ぞれ上位４ビットの値に基づいて第１の制御信号を生成
する論理素子を有する第１の検出手段と、第１の制御信
号の値に基づいてそれぞれのデータの下位５ビットをそ
れぞれのデータ線上にて所定の値に変換する複数の論理
素子を有する第１のデータ出力手段と、選択信号と輝度
データまたは色差データの上位６ビットの値に基づいて
第２の制御信号を生成する複数の論理素子を有する第２
の検出手段と、第２の制御信号および選択信号の値に基
づいてそれぞれのデータの下位５ビットの値を所定の値
に変換する複数の論理素子を有する第２のデータ出力手
段とを含むとよい。

【００２３】さらに、アナログの画像信号から所定のビ
ット数のディジタルデータに変換された画像データを入
力して、それぞれ画像データを所定の信号レベルの範囲
の値にその下限値および上限値をクリッピングして出力
するクリッピング装置において、画像データが所定の信
号レベルの範囲の値であるか否かを検出する検出手段で
あって、下限値となる第１の信号レベル未満の画像デー
タを検出した際に第１の制御信号を出力し、上限値とな
る第２の信号レベルを越える画像データを検出した際に
第２の制御信号を出力する検出手段と、検出手段からの
第１の制御信号に基づいて画像データを第１の信号レベ
ルにクリッピングし、第２の制御信号に基づいて画像デ
ータを第２の信号レベルにクリッピングして出力するデ
ータ出力手段とを含み、検出手段は、画像データが第１
の信号レベル未満か否か第２の信号レベルを越えるか否
かをそれぞれ画像データの所定のビット数のうちのいく
つかのビットに基づいて検出し、データ出力手段は、画
像データを第１の信号レベルおよび第２の信号レベルに
クリッピングする際にその画像データのいくつかのビッ
トをそれぞれ第１の制御信号および第２の制御信号に基
づいて所定の値に変換してクリッピングすることを特徴
とする。

【００２４】この場合、画像データが、アナログの輝度
信号が所定のビット数のディジタルデータに変換された
輝度データと、アナログの色差信号が所定のビット数の
ディジタルデータに変換された色差データとを含むとす
ると、本発明によるクリッピング装置は、輝度データを
第１の所定の範囲の信号レベルにクリッピングする第１
のクリッピング装置と、色差信号を第２の所定の範囲の
信号レベルにクリッピングする第２のクリッピング装置
とを含むとよい。

【００２５】この場合、第１のクリッピング装置は、８
ビットの輝度データを下限値"16"ないし上限値"235" の
範囲の信号レベルのデータにクリッピングする回路であ
り、第２のクリッピング装置は、８ビットの色差データ
を下限値"16"ないし上限値"240" の範囲の信号レベルの
データにクリッピングする回路であって、第１のクリッ
ピング装置は、輝度データの上位４ビットの値に基づい
て第１の制御信号および第２の制御信号をそれぞれ生成
する複数の論理素子を有する検出手段と、第１の制御信
号および第２の制御信号の値に基づいて輝度データの下
位５ビットの値をそれぞれのデータ線上にて所定の値に
変換する複数の論理素子を有するデータ出力手段とを含
み、第２のクリッピング装置は、色差データの上位４ビ
ットの値に基づいて第１の制御信号を生成する論理素子
および色差データの上位６ビットの値に基づいて第２の
制御信号を生成する複数の論理素子を有する検出手段
と、第１の制御信号および第２の制御信号の値に基づい
て色差データの下位５ビットをそれぞれのデータ線上に
て所定の値に変換する複数の論理素子を有するデータ出
力手段とを含むとよい。

【００２６】また、画像データが、アナログの輝度信号
が所定のビット数のディジタルデータに変換された輝度
データと、アナログの色差信号が所定のビット数のディ
ジタルデータに変換された色差データとを含む場合、本
発明によるクリッピング装置は、輝度データと色差デー
タを外部から入力する選択信号に応動して選択する選択
手段を含み、選択手段からの輝度データおよび色差デー
タを選択信号に応動してそれぞれ第１の所定の範囲の信
号レベルおよび第２の所定の範囲の信号レベルにクリッ
ピングするとよい。

【００２７】この場合、輝度データおよび色差データが
８ビットのデータであり、第１の所定の範囲の信号レベ
ルが下限値"16"ないし上限値"235" の範囲であり、第２
の所定の範囲の信号レベルが下限値"16"ないし上限値"2
40" の範囲であるとすると、クリッピング装置は、選択
手段から受けた輝度データまたは色差データのそれぞれ
上位４ビットの値に基づいて第１の制御信号を生成する
論理素子およびそれぞれのデータの上位６ビットおよび
選択信号の値に基づいて第２の制御信号を生成する複数
の論理素子を有する検出手段と、第１の制御信号および
第２の制御信号ならびに選択信号の値に基づいてそれぞ
れのデータの下位５ビットをそれぞれデータ線上にて所
定の値に変換する複数の論理素子を有するデータ出力手
段とを含むと有利である。

【００２８】

【発明の実施の形態】次に、添付図面を参照して本発明
によるクリッピング装置の実施例を詳細に説明する。図
１には、本発明によるクリッピング装置の第１の実施例
が示されている。本実施例によるクリッピング装置は、
アナログの輝度信号および色差信号がそれぞれ８ビット
のディジタルデータに変換された輝度データおよび色差
データをそれぞれの画素毎に入力して、輝度データを下
限値"16"および上限値"235" の範囲の信号レベルにクリ
ッピングして出力し、色差データを下限値"16"および上
限値"240" の範囲の信号レベルにクリッピングして出力
する装置である。

【００２９】特に、本実施例では、それぞれのデータを
クリッピングする際に、入力したデータの上位数ビット
から下限値未満または上限値を越えるデータを検出し
て、その検出結果からデータの下位数ビットを所定の値
に変換してクリッピングする回路をそれぞれ直列に接続
した輝度データのクリッピング装置20と、色差データの
クリッピング装置30とを含む。

【００３０】詳細には、本実施例によるクリッピング装
置は、図１に示すように、輝度データをクリッピングす
る第１のクリッピング装置20と、色差データをクリッピ
ングする第２のクリッピング装置30とを含む。第１のク
リッピング装置20は、８ビットの輝度データをビットパ
ラレルに受ける入力端子Yin と、入力端子Yin からの輝
度データを下限値"16"にクリッピングする第１のクリッ
ピング回路40と、第１のクリッピング回路40を介して供
給される輝度データを上限値"235" にクリッピングする
第２のクリッピング回路50と、第２のクリッピング回路
50からの輝度データをビットパラレルに出力する出力端
子Youtとを含む。

【００３１】第１のクリッピング回路40は、入力端子Yi
n からの８ビットのデータ線の上位４ビットが接続され
た第１の検出回路400 と、すべてのビットが接続された
データ出力回路450 とを含む。

【００３２】第１の検出回路400 は、入力端子Yin から
の輝度データがその下限値である第１の信号レベル"16"
以上か否かを輝度データの上位４ビットに基づいて検出
してその結果に応じた第１の制御信号を第１のデータ出
力回路450 に供給する回路である。具体的には、本実施
例の検出回路400 は、たとえば図２に示すように、４入
力１出力のNOR 回路402 にて形成されている。NOR 回路
402 は、輝度データの上位４ビットのいずれかに"1" が
含まれる場合、つまり輝度データの値が"0001XXXX"（X
はdon't careビット）以上、10進数にて上位４ビットが
"16" 以上の場合に論理値"0" を出力し、輝度データの
上位４ビットがすべて"0" となった場合、つまり"16"未
満の値の輝度データを検出した場合に論理値"1" を出力
する論理素子である。このNOR 回路402 の出力が第１の
制御信号として第１のデータ出力回路450 に供給され
る。

【００３３】第１のデータ出力回路450 は、第１の制御
信号に基づいて入力端子Yin からの輝度データを下限値
となる第１の信号レベル"16"にその下位５ビットを所定
の値に変換してクリッピングする回路である。具体的に
は、本実施例の第１のデータ出力回路450 は、図３に示
すように、第１の制御信号が供給されるNOT 回路452
と、NOT 回路452 の出力と輝度データの第１ないし第４
ビットのデータ線がそれぞれ接続された４個のAND 回路
454 〜460 と、第１の制御信号と輝度データの第５ビッ
トが接続されたOR回路462 とを含む。

【００３４】NOT 回路452 は、第１の制御信号の否定値
をとって出力する論理素子であり、第１の制御信号の値
が"0" の場合、つまり第１の検出回路400 にて下限値"1
6"以上の輝度データを検出した場合に論理値"1" を出力
し、第１の制御信号が"1" の場合、つまり第１の検出回
路400 にて下限値"16"未満の輝度データを検出した場合
に論理値"0" をそれぞれAND 回路454 〜460 の入力へ供
給する。

【００３５】第１のAND 回路454 は、輝度データの第１
ビットの値とNOT 回路452 の出力値との論理積をとり、
その結果を出力する論理素子であり、NOT 回路452 から
の値が"1" である場合、つまり輝度データが"16"以上の
値である場合に第１ビットの値をそのままの値で出力
し、NOT 回路452 からの値が"0" である場合、つまり輝
度データが"16"未満である場合にその第１ビットが"1"
であっても値"0" に変換して出力する。同様に、AND 回
路456 〜460 は、輝度データのそれぞれ第２ないし第４
ビットの値とNOT 回路452 からの値との論理積をそれぞ
れとり、輝度データが"16"以上の値である場合はそのま
まの値を出力し、輝度データが"16"未満の値である場合
に出力を強制的に"0" として出力するそれぞれ論理素子
である。

【００３６】OR回路462 は、第１の制御信号の値と輝度
データの第５ビットの値の論理和をとり、その結果を出
力する論理素子であり、第１の制御信号が"0" の場合は
第５ビットの値をそのままの値にて出力し、第１の制御
信号の値が"1" となった場合に、つまり輝度データが"1
6"未満となった場合に第５ビットの値"0" を強制的に"
1" にして出力する。輝度データの下位３ビットのデー
タ線は、スルーで第２のクリッピング回路50に出力され
る。

【００３７】要約すると、第１のデータ出力回路450
は、第１の制御信号の値が"0" の場合は輝度データをそ
のままの値にて出力し、第１の制御信号の値が"1" の場
合、つまり輝度データの上位４ビットが"0" となる"16"
未満の場合に、輝度データの下位５ビットを"10000" に
変換して、上位３ビットと合わせて"00010000"、10進数
にて"16"の値にして第２のクリッピング回路50に出力す
る。

【００３８】第２のクリッピング回路50は、第１のクリ
ッピング回路40を介して供給される輝度データを受け
て、これを上限値となる第２の信号レベル"235" にクリ
ッピングする回路であり、データ線の上位６ビットが接
続された第２の検出回路500 とすべてのデータ線が接続
された第２のデータ出力回路550 とを含む。

【００３９】第２の検出回路500 は、入力した輝度デー
タの下位６ビットの値に基づいて、そのデータが上限値
である第２の信号レベル"235" 以下の値であるか否かを
検出して、その結果を表わす第２の制御信号を生成する
回路である。具体的には、本実施例による第２の検出回
路は、図４に示すように、輝度データの下位６ビットか
ら第２の制御信号を生成する２個のAND 回路502,506 と
１個のOR回路504 を含む。第１のAND 回路502 は、輝度
データの第３ビットの値と第４ビットの値の論理積をと
る論理素子であり、両ビットが"1" である場合に論理
値"1" を出力し、いずれかの値が"0" である場合に論理
値"0" をOR回路504 へ出力する。

【００４０】OR回路504 は、第１のAND 回路502 の出力
値と輝度データの第５ビットの値との論理和をとる論理
素子であり、その結果、つまり第３および第４ビットの
双方が"1" であるか第５ビットの値が"1" である場合に
論理値"1" を形成して第２のAND 回路506 に出力する。

【００４１】第２のAND 回路506 は、OR回路504 の出力
値と輝度データの上位３ビットの値との論理積をとる論
理素子であり、すべての入力が"1" の場合、つまり輝度
データの値が"111X11XX"または"1111XXXX"の場合、10進
数にて"235" を越える値の場合に論理値"1" を出力す
る。第２のAND 回路506 の出力は第２の制御信号として
第２のデータ出力回路550 に供給される。

【００４２】第２のデータ出力回路550 は、第２の制御
信号に基づいて輝度データを上限値である第２の信号レ
ベル"235" にその下位５ビットを所定の値に変換してク
リッピングする回路である。具体的には、本実施例によ
るデータ出力回路550 は、図５に示すように、第２の制
御信号が供給されるNOT 回路552 と、第２の制御信号の
値と輝度データのそれぞれ第１、第２または第４ビット
の値との論理和をとる３個のOR回路554,556,558 と、NO
T 回路552 の出力値と輝度データのそれぞれ第３ビット
または第５ビットの値との論理積をとる２個のAND 回路
560,562 とを含む。

【００４３】NOT 回路552 は、第２の制御信号の否定を
とる論理素子であり、第２の制御信号の値が"0" である
場合に、つまり輝度データの値が"235" 以下の場合に論
理値"1" を形成して２個のAND 回路560,562 にそれぞれ
供給する論理素子である。

【００４４】第１のOR回路554 は、第２の制御信号の値
と輝度データの第１ビットの値との論理和をとって出力
する論理素子であり、第２の制御信号の値が"0" の場
合、つまり輝度データが"235" 以下の場合に第１ビット
をそのままの値で出力し、第２の制御信号の値が"1" と
なる輝度データが"235" を越える値の場合に第１ビット
を強制的に"1" として出力する。同様に、第２および第
３のOR回路556,558 は、第２の制御信号の値と輝度デー
タのそれぞれ第２ビットまたは第４ビットの値との論理
和をとり、輝度データが"235" 以下の場合にそのままの
値を出力し、輝度データが"235" を越える値となる場合
に第２ビットおよび第４ビットを強制的に"1" として出
力する論理素子である。

【００４５】第１のAND 回路560 は、NOT 回路552 の出
力値と輝度データの第３ビットとの論理積をとって出力
する論理素子であり、NOT 回路552 の出力値が"1" の場
合、つまり輝度データが"235" 以下の場合に第３ビット
の値をそのままの値にて出力し、NOT 回路552 の出力値
が"0" の場合に第３ビットの値を強制的に"0" にして出
力する。同様に、第２のAND 回路562 は、NOT 回路552
の出力値が"0" の場合つまり輝度データが"235" を越え
る値の場合に第５ビットを"0" にして出力する論理素子
である。輝度データの下位３ビットは、スルーで出力さ
れる。

【００４６】要約すると、第２のデータ出力回路550
は、第２の制御信号の値が"0" の場合に、つまり輝度デ
ータが"235" 以下の場合に輝度データをそのままの値で
出力して、第２の制御信号の値が"1" 場合に、つまり輝
度データが"235" を越える値の場合に、下位５ビットを
強制的に"01011" に変換して、上位３ビットと合わせ
て"11101011"、10進数にて"235" の値として出力する出
力回路である。第２のデータ出力回路500 の出力は、ク
リッピングされた輝度データをビットパラレルに出力す
る出力端子Youtに接続されている。

【００４７】一方、色差データをクリッピングする第２
のクリッピング装置30は、第１のクリッピング装置20と
同様に、８ビットの色差データをビットパラレルに受け
る入力端子Cin と、入力端子Cin からの輝度データを下
限値"16"にクリッピングする第３のクリッピング回路60
と、第３のクリッピング回路60を介して供給される輝度
データを上限値"240" にクリッピングする第４のクリッ
ピング回路70と、第４のクリッピング回路70からの出力
をビットパラレルに出力する出力端子Coutとを含む。

【００４８】第３のクリッピング回路60は、入力端子Ci
n からの８ビットのデータ線の上位４ビットが接続され
た第３の検出回路600 と、すべてのビットが接続された
第３のデータ出力回路650 とを含む。第３の検出回路60
0 は、輝度データでの第１の検出回路400 と同様に、図
３に示すNOR 回路402 にて形成され、色差データが第１
の信号レベル"16"未満の場合に第３のデータ出力回路65
0 に論理値"1" となる第１の制御信号を供給する。第３
のデータ出力回路650 は、輝度データでの第１のデータ
出力回路450 と同様に、図４に示す複数の論理素子から
形成されて、第１の制御信号に基づいて色差データを下
限値"16"にクリッピングする。第３のデータ出力回路65
0 にてクリッピングされた色差データは、第２のクリッ
ピング回路70に供給される。

【００４９】第２のクリッピング回路70は、第１のクリ
ッピング回路60からの８ビットのデータ線の上位４ビッ
トが接続された第４の検出回路700 と、すべてのビット
が接続された第４のデータ出力回路750 とを含む。第４
の検出回路700 は、色差データの上位４ビットに基づい
てそのデータが上限値"240" 以下か否かを検出して、そ
の結果を表わす第２の制御信号を生成する回路である。
具体的には、本実施例による第４の検出回路700 は、図
６に示すように、４入力１出力のAND 回路270から形成
されている。このAND 回路270 は、色差データの上位４
ビットの論理積をとる論理素子であり、上位４ビットの
値がすべて"1" となる場合、つまり色差データの値がそ
の上限値"240" 以上の場合に論理値"1" を生成し、色差
データの値が上限値"240" 未満の場合に論理値"0" を生
成して、これを第２の制御信号として第４のデータ出力
回路750 に供給する。

【００５０】第４のデータ出力回路750 は、第４の検出
回路700 からの第２の制御信号に基づいて色差データを
上限値となる第２の信号レベル"240" にクリッピングす
る回路であり、図７に示すように、NOT 回路752 と、４
個のAND 回路754 〜260 とを含む。NOT 回路752 は、第
２の制御信号の否定値、つまり色差データの値が上限
値"240" 以上の場合に論理値"0" 、色差データの値が上
限値"240" 未満の場合に論理値"1" をそれぞれのAND 回
路754 〜760 に供給する論理素子である。

【００５１】第１のAND 回路754 は、NOT 回路752 の出
力値と色差データの第１ビットの値との論理積をとる論
理素子であり、NOT 回路752 の出力値が"1" の場合に第
１ビットをそのままの値で出力し、NOT 回路752 の出力
値が"0" の場合に第１ビットを強制的に"0" にして出力
する。同様に第２ないし第４のAND 回路756 〜760 はそ
れぞれNOT 回路752 の出力値と色差データの第２ないし
第４ビットの値とそれぞれ論理積をとって出力する論理
素子であり、NOT 回路752 の出力値が"1" の場合、つま
り色差データの値が上限値"240" 以下の場合にそのまま
の値を出力し、NOT 回路752 の出力値が"0" の場合、つ
まり色差データの値が上限値"240" を越える場合にそれ
ぞれのビットを強制的に"0" にして出力する。

【００５２】色差データの上位４ビットは、そのままス
ルーにて出力される。つまり、第４のデータ出力回路75
0 は、色差データの値が上限値"240" を越える場合に第
４の検出回路700 から論理値"1" となる第２の制御信号
を受け、その色差データの下位４ビットを"0000"に変換
して、上位４ビットと合わせて"11110000"、10進数に
て"240" の値にして出力する。第４のデータ出力回路75
0 の出力線は、それぞれクリッピングされた色差データ
をビットパラレルに出力する出力端子Youtに接続されて
いる。

【００５３】以上のような構成において、本実施例によ
るクリッピング装置の動作を説明すると、まず、A-D 変
換器などにて８ビットのディジタルデータに変換された
輝度データおよび色差データは、それぞれの画素毎に順
次、入力端子Yin および入力端子Cin に供給される。

【００５４】入力端子Yin に供給された輝度データは、
その上位４ビットが第１の検出回路400 に供給される。
これにより、第１の検出回路400 は、NOR 回路402 にて
輝度データの上位４ビットの論理和の否定をとって、そ
の結果を第１の制御信号として第１のデータ出力回路45
0 に供給する。次に、第１の制御信号を受けた第１のデ
ータ出力回路450 は、第１の制御信号の値が"0" である
場合は、入力端子Yinからの輝度データをそのままの値
にて出力し、第１の制御信号の値が"1" である場合は、
輝度データの下位５ビットを"10000" に変換して出力す
る。この結果、下限値"16"未満の輝度データが第１の信
号レベル"16"となって出力され、下限値"16"にクリッピ
ングされた輝度データが第２のクリッピング回路50に順
次供給される。

【００５５】同様に、第２のクリッピング装置30にて、
入力端子Cin に供給された色差データは、輝度データと
同様に、第１のクリッピング回路60にて下限値"16"にク
リッピングされて、第２のクリッピング回路70に順次供
給される。

【００５６】次に、第１のクリッピング装置20にて、第
２のクリッピング回路50に供給された輝度データは、そ
の上位６ビットが第２の検出回路500 に供給される。こ
れにより、第２の検出回路500 は、論理素子502 〜506
にてそれらの論理値をとってその結果を第２の制御信号
として第２のデータ出力回路550 に供給する。次に、第
２の制御信号を受けた第２のデータ出力回路550 では、
第２の制御信号の値が"0" である場合には、その輝度デ
ータをそのままの値を維持して出力端子Youtから出力す
る。一方、第２の制御信号の値が"1" である場合には、
輝度データの下位５ビットを"01011" に変換して出力す
る。この際、輝度データは上限値"235"を越えており、
上位３ビットはいずれも"1" であるので、変換された下
位５ビットと合わせて"11101011"、つまり10進数にて"2
35" の輝度データとして出力される。

【００５７】この結果、第２のクリッピング回路50にて
輝度データが上限値"235" にクリッピングされて、出力
端子Youtからそれぞれ下限値"16"および上限値"235" の
範囲の信号レベルにクリッピングされた輝度データが順
次出力される。

【００５８】同様に、第２のクリッピング装置30にて、
第２のクリッピング回路70に供給された色差データは、
その上位４ビットが第４の検出回路700 に供給されて、
その論理積がAND 回路702 にてとられる。これにより、
第４の検出回路700 から第４のデータ出力回路750 に色
差データがその上限値"240" 以上か否かを表わす第２の
制御信号が供給される。この結果、第４のデータ出力回
路750 は、第２の制御信号の値が"0" である場合に入力
した輝度データをそのままの値を維持して出力し、第２
の制御信号の値が"1" である場合に輝度データの下位４
ビットをすべて"0" に変換して出力する。

【００５９】これにより、第２のクリッピング回路70に
て上限値"240" にクリッピングされた色差データが出力
されて、出力端子Coutからそれぞれ下限値"16"および上
限値"240" の範囲の信号レベルにクリッピングされた色
差データが順次出力される。

【００６０】以上のように本実施例のクリッピング装置
によれば、入力した輝度データまたは色差データの上位
４ビットまたは上位６ビットに基づいてそのデータが下
限値"16"未満または上限値"235" あるいは上限値"240"
を越える値か否かを検出し、その検出結果に基づいてデ
ータの下位５ビットまたは下位４ビットを所定の値に変
換して、それぞれ下限値および上限値をクリッピングす
るので、回路が簡略化されて小型な装置を構築すること
ができる。また、論理素子の個数が少なく、装置の消費
電力も少なくすることができ、効率のよいクリッピング
を実行することができる。さらに、回路を論理素子のみ
にて構築することができ、画像データをハードウェアの
みにて実時間にて処理することができる。

【００６１】なお、本実施例では、カラー画像を表わす
画像信号の輝度データおよび色差データをそれぞれクリ
ッピングする２系統の装置20,30 を含む場合を例に挙げ
て説明したが、本発明においては、たとえば白黒画像を
表わす画像信号にて輝度データのみをクリッピングする
１系統のクリッピング装置でもよい。また、たとえばカ
ラー画像をR,G,B （赤、緑、青）のデータにて表わす場
合、R,G,B それぞれのデータをクリッピングする３系統
の装置を含む場合にももちろん適用することができる。
さらに、本実施例では画像データの下限値および上限値
のそれぞれをクリッピングする場合を例に挙げて説明し
たが、本発明においては下限値または上限値のいずれか
一方のみをクリッピングする装置を含む。

【００６２】次に、図８には、本発明によるクリッピン
グ装置の第２の実施例が示されている。図８において、
上記実施例と異なる点は、輝度データをクリッピングす
る第１のクリッピング装置20が１個のクリッピング回路
80にて形成され、同様に色差データをクリッピングする
第２のクリッピング装置30が１個のクリッピング回路90
にて形成されている点である。

【００６３】詳しくは、第１のクリッピング回路80は、
輝度データの下限値"16"および上限値"235" を同時に検
出する第１の検出回路800 と、輝度データの下限値"16"
および上限値"235" を同時にクリッピングして出力する
第１のデータ出力回路850 とを含む。

【００６４】第１の検出回路800 は、輝度データの値が
下限値"16"以上か否かを表わす第１の制御信号と、輝度
データの値が上限値"235" 以下か否かを表わす第２の制
御信号を生成して第１のデータ出力回路850 に供給する
回路である。具体的には、本実施例による第１の検出回
路800 は、図９に示すように、輝度データの上位４ビッ
トから第１の制御信号を生成するNOR 回路802 と、輝度
データの上位６ビットから第２の制御信号を生成する２
個のAND 回路804,808 およびOR回路806 とを含み、NOR
回路802 の３入力とAND 回路808 の３入力が入力端子Yi
n からのデータ線の上位３ビットに共通に接続され、NO
R 回路802 の１入力とOR回路806 の１入力がデータ線の
第５ビットに共通に接続され、AND 回路804 の入力がデ
ータ線の第３および第４ビットにそれぞれ接続されてい
る。

【００６５】NOR 回路802 は、輝度データの上位４ビッ
トの値がすべて"0" の場合に論理値"1" となる第１の制
御信号を生成する論理素子である。第１のAND 回路804
は、輝度データの第３ビットの値と第４ビットの値の論
理積をとる論理素子である。OR回路806 は、第１のAND
回路804 からの出力値と輝度データの第５ビットとの論
理和をとる論理素子である。第２のAND 回路808 は、OR
回路806 の出力値と輝度データの上位３ビットの値との
論理積をとり、それらがすべて"1" の場合に、論理値"
1" となる第２の制御信号を生成する論理素子である。
第１の制御信号および第２の制御信号は、それぞれ第１
のデータ出力回路850 に供給される。

【００６６】第１のデータ出力回路850 は、第１の制御
信号および第２の制御信号に基づいて輝度データの下位
５ビットを所定の値に変換して、輝度データを下限値"1
6"および上限値"235" の範囲の信号レベルにクリッピン
グする回路である。具体的には、図10に示すように、２
個のNOT 回路852,854 と、５個のAND 回路856 〜864
と、４個のOR回路866 〜872 とを含む。第１のNOT 回路
852 は、第１の制御信号の否定値をとる論理素子であ
り、その出力値を第１ないし第４のAND 回路856 〜862
にそれぞれ供給する。第２のNOT 回路854 は、第２の制
御信号の否定値をとる論理素子であり、その出力値を第
４および第５のAND 回路862,864 にそれぞれ供給する。

【００６７】第１のAND 回路856 は、NOT 回路852 から
の出力値と輝度データの第１のビットの値との論理積を
とる論理素子であり、NOT 回路852 からの出力値が"0"
の場合、つまり輝度データの値が"16"未満の場合に輝度
データの第１ビットを強制的に値"0" とする。その出力
は第２のOR回路868 に供給される。同様に第２および第
３のAND 回路858,860 は、NOT 回路852 からの出力値と
輝度データのそれぞれ第２または第３ビットの値との論
理積をとり、輝度データの値が"16"未満の場合にそれら
のビットを"0" にして出力するそれぞれ論理素子であ
る。第２のAND 回路856 の出力は第３のOR回路868 に供
給され、第３のAND 回路860 の出力は第４のOR回路872
にそれぞれ供給される。

【００６８】第１のOR回路866 は、第１の制御信号の値
と輝度データの第５ビットの値との論理和をとり論理素
子であり、第１の制御信号の値が"1" の場合、つまり輝
度データの値が"16"未満の場合に輝度データの第５ビッ
トの値を強制的に"1" にして出力する。その出力は、第
５のAND 回路864 に供給される。

【００６９】第２のOR回路868 は、第２の制御信号の値
と第１のAND 回路856 からの輝度データの第１のビット
の値との論理和をとる論理素子であり、第２の制御信号
の値が"1" の場合、つまり輝度データの値が"235" を越
える場合に輝度データの第１ビットを強制的に"1" にし
て出力する。同様に、第３のOR回路870 は、第２の制御
信号の値と第２のAND 回路858 からの輝度データの第２
ビットの値との論理和をとり、輝度データの値が"235"
を越える場合に第２ビットを"1" として出力する論理素
子である。また、第４のOR回路872 は、輝度データの値
が"235" を越える場合に第３のAND 回路860 からの第４
のビットの値を"1" として出力する論理素子である。

【００７０】第４のAND 回路862 は、第１および第２の
NOT 回路852,864 からの出力値と輝度データの第３ビッ
トとの論理積をとる論理素子であり、第１および第２の
NOT回路852,854 のいずれかが"0" となる場合、つまり
輝度データの値が下限値"16"未満または上限値"235" を
越える場合に輝度データの第３ビットを"0" として出力
する。第５のAND 回路864 は、第２のNOT 回路854 から
の出力値と第１のOR回路866 からの輝度データの第５ビ
ットとの値との論理積をとり、輝度データが上限値"23
5" を越える値となる場合に第５ビットを"0" とする論
理素子である。

【００７１】要約すると、第１のデータ出力回路850
は、第１の制御信号が"1" となる下限値"16"未満の輝度
データを受けた場合に、第１ないし第４のAND 回路856
〜862にて輝度データの第１ないし第４ビットの値を"0"
とし、かつ第１のOR回路866にて第５ビットの値を"1"
として、輝度データを第１の信号レベル"16"にクリッピ
ングする。同様に、第２の制御信号が"1" となる上限
値"235" を越える輝度データを受けた場合に、第２ない
し第４のOR回路868 〜872 にて第１、第２および第４ビ
ットの値を"1" とし、かつ第３および第５ビットの値
を"0" として、輝度データを第２の信号レベル"235" に
クリッピングする。

【００７２】一方、第２のクリッピング回路90は、入力
端子Cin からの色差データの下限値"16"および上限値"2
40" を同時に検出する第２の検出回路900 と、色差デー
タの下限値"16"および上限値"240" を同時にクリッピン
グして出力する第２のデータ出力回路950 とを含む。

【００７３】第２の検出回路900 は、色差データの値が
下限値"16"以上か否かを表わす第１の制御信号と、色差
度データの値が上限値"240" 以下か否かを表わす第２の
制御信号を生成して第２のデータ出力回路850 に供給す
る回路である。具体的には本実施例による第２の検出回
路900 は、図11に示すように、NOR 回路902 とAND 回路
904 を含み、それぞれの入力に入力端子Cin からのデー
タ線の上位４ビットが共通に接続されている。NOR 回路
902 は、輝度データの上位４ビットの値がすべて"0" の
場合に、論理値"1" となる第１の制御信号を生成する論
理素子である。AND 回路904 は、輝度データの上位４ビ
ットの値がすべて"1" の場合に、論理値"1" となる第２
の制御信号を生成する論理素子である。第１の制御信号
および第２の制御信号は、それぞれ第２のデータ出力回
路950 に供給される。

【００７４】第２のデータ出力回路950 は、第１の制御
信号および第２の制御信号に基づいて輝度データの下位
５ビットを所定の値に変換して、輝度データを下限値"1
6"および上限値"240" の範囲の信号レベルにクリッピン
グする回路であり、具体的には、図12に示すように、NO
R 回路952 と、４個のAND 回路954 〜960 と、OR回路96
2 とを含む。NOR 回路952 は、第１の制御信号と第２の
制御信号とを受けて、それらの出力値の論理和の否定を
とり、その結果を４個のAND 回路954 〜960 にそれぞれ
供給する論理素子である。

【００７５】第１のAND 回路954 は、NOR 回路952 の出
力値と輝度データの第１ビットの値の論理積をとる論理
素子であり、NOR 回路952 の出力値が"0" となる場合、
つまり第１の制御信号および第２の制御信号の値がとも
に"0" となる下限値"16"および上限値"235" の範囲の信
号レベルの輝度データの場合にその値をそのままの状態
にて出力し、NOR 回路952 の出力値が"1" となる場合、
つまり第１の制御信号または第２の制御信号の値のいず
れかが"1" となる場合に輝度データの第１ビットを"0"
として出力する。同様に第２ないし第４のAND 回路956
〜960 は、NOR回路952 の出力値と輝度データのそれぞ
れ第２ないし第４ビットの値とのそれぞれ論理和をと
り、第１の制御信号または第２の制御信号の値のいずれ
かが"1" となる場合に第２ないし第４ビットを"0" とす
る論理素子である。

【００７６】OR回路962 は、第１の制御信号の値と輝度
データの第５ビットの値との論理和をとる論理素子であ
り、第１の制御信号の値が"1" の場合に輝度データの第
５ビットの値を強制的に"1" にして出力する。

【００７７】要約すると、第２のデータ出力回路950
は、第１の制御信号の値が"1" となった場合、つまり輝
度データが下限値"16"未満の値の場合に、輝度データの
第１ないし第４ビットの値をAND 回路954 〜960 にて"
0" とし、かつ第５ビットの値をOR回路962 にて"1" と
して、第１の信号レベル"16"にクリッピングする。同様
に第２の制御信号の値が"1" となった場合、つまり輝度
データが上限値"240" を越えた値の場合に、輝度データ
の第１ないし第４ビットの値をAND 回路954 〜960にて"
0" として、第２の信号レベル"240" にクリッピングす
る。

【００７８】以上のように本実施例のクリッピング装置
によれば、輝度データおよび色差データの下限値"16"お
よび上限値"235" または上限値"240" の範囲の信号レベ
ルを第１または第２の検出回路800, 900にてそれぞれ同
時に検出して、その結果に応じて輝度データおよび色差
データを第１の信号レベル"16"および第２の信号レベ
ル"235" または"240" にそれぞれ同時にクリッピングす
るので、上記実施例と比較してさらに回路を簡略化する
ことができる。

【００７９】特に、第２のデータ出力回路950 は、上記
実施例の第３および第４のデータ出力回路650, 750にて
必要であった８個のAND 回路を４個に減少することがで
き、また、さらに第１のデータ出力回路850 でも１個の
AND 回路を共通化することができた。したがって、さら
に回路を簡略化して装置の小型化を図ることができ、か
つ消費電力の少ない効率のよいクリッピングを実行する
ことができる。

【００８０】次に、図13には、本発明によるクリッピン
グ装置の第３の実施例が示されている。上記各実施例で
は、輝度データをクリッピングする第１のクリッピング
装置20と、色差データをクリッピングする第２のクリッ
ピング装置30とを含む構成であったが、図13に示す第３
の実施例では、入力側に、入力端子Yin,Cin からの輝度
データおよび色差データを外部からの選択信号に応動し
て順次選択して供給する選択回路100 を設け、この選択
回路100 からの輝度データおよび色差データをそれぞれ
下限値にクリッピングする第１のクリッピング回路150
と、上限値にクリッピングする第２のクリッピング回路
160 とを含む１つの装置25にて共通にクリッピングする
点が主な特徴点である。

【００８１】詳しくは、本実施例における輝度データお
よび色差データは入力端子Yin,Cinから交互に選択回路1
00 に供給される。選択信号SEL は、輝度データが供給
される場合にその値が"1" となり、色差データが供給さ
れる場合に"0" となって、選択回路100 および第２のク
リッピング回路120 にそれぞれ供給される。

【００８２】選択回路100 は、選択信号SEL の値が"1"
となった場合に入力端子Yin からの輝度データを選択
し、選択信号SEL の値が"0" となった場合に入力端子Ci
n からの色差データを選択して、それぞれ第１のクリッ
ピング回路110 に供給する回路である。本実施例の選択
回路100 は、たとえば、図24に示す選択回路を適用する
ことができる。図24に示す選択回路は、NOT 回路102
と、16個のAND 回路111 〜126 と、８個のOR回路128 〜
142 とを含む。NOT 回路102 は、選択信号SEL を受けて
その否定をとり、その結果を輝度データの各ビットが接
続された第２、第４ないし第８のそれぞれ偶数番目のAN
D 回路112,114・・・126 にそれぞれ供給する論理素子であ
る。

【００８３】第１、第３ないし第７のそれぞれ奇数番目
のAND 回路111 〜125 は、選択信号SEL の値とそれぞれ
入力端子Cin からの色差データの各ビットの値との論理
積をとるそれぞれ論理素子であり、選択信号SEL の値
が"1" となった場合に色差データの各ビットをそのまま
の値にて出力し、選択信号SEL の値が"0" となった場合
にそれぞれのビットを"0" として出力する。

【００８４】第２、第４ないし第８のそれぞれ偶数番目
のAND 回路112 〜126 は、NOT 回路102 からの出力値と
入力端子Yin からの輝度データのそれぞれのビットの値
との論理積をとるそれぞれ論理素子であり、NOT 回路10
2 の出力値が"1" となった場合、つまり選択信号SEL の
値が"0" の場合に輝度データの各ビットをそのままの値
にて出力し、NOT 回路102 の出力値が"0" となった場合
に輝度データの各ビットを"0" にして出力する。第１お
よび第２のAND 回路111,112 の出力は、それぞれ第１の
OR回路128 に接続され、第３および第４のAND 回路113,
114 の出力はそれぞれ第２のOR回路128 に接続され、以
下同様に、輝度データおよび色差データの各ビットに対
応するそれぞれ２つのAND 回路115 〜126 の出力がOR回
路130 〜142 に接続されている。

【００８５】第１のOR回路128 は、第１および第２のAN
D 回路111,112 からの出力値の論理和をとって出力する
論理素子であり、その出力が選択信号SEL の値に応じた
輝度データまたは色差データの第１ビットとして出力さ
れる。同様に、第２ないし第８のOR回路130 〜142 は、
それぞれ輝度データおよび色差データの各ビットに対応
した２つのAND 回路113 〜126 からの出力値の論理和を
とって、その結果を選択信号SEL の値に応じた輝度デー
タまたは色差データの各ビットとして出力する論理素子
である。OR回路128 〜142 の出力は、それぞれ第１のク
リッピング回路150 に供給される。

【００８６】図13に戻って第１のクリッピング回路150
は、選択回路100 にて順次選択された輝度データまたは
色差データを共通の下限値"16"にクリッピングする回路
であり、第１の検出回路152 および第１のデータ出力回
路154 を含む。これらは本実施例では、上記第１の実施
例の第１または第２のクリッピング装置20,30 の第１の
クリッピング回路40(60)と同様に、第１の検出回路152
に図２に示す論理回路が適用され、第１のデータ出力回
路154 に図３に示す論理回路が適用される。この第１の
クリッピング回路150 にて下限値"16"にクリッピングさ
れた輝度データおよび色差データは、順次第２のクリッ
ピング回路160 に供給される。

【００８７】第２のクリッピング回路160 は、第１のク
リッピング回路150 からの輝度データおよび色差データ
を選択信号SEL の値に応じて上限値"235" または"240"
にクリッピングする回路であり、第２の検出回路162
と、第２のデータ出力回路164とを含む。第２の検出回
路162 は、第１のクリッピング回路150 からのデータ線
のうちの上位６ビットが接続されて、それらの値および
選択信号SEL の値に基づいて輝度データおよび色差デー
タがそれぞれ上限値"235" または上限値"240" 以下の値
か否かを検出回路である。具体的には、図14に示すよう
に、２個のAND 回路170,174 と、OR回路172 とを含む。

【００８８】第１のAND 回路170 は、選択信号SEL の値
およびデータの第３ビットならびに第４ビットの値の論
理積をとる３入力１出力の論理素子であり、選択信号SE
L の値が"0" となる色差データの場合には第３ビットお
よび第４ビットの値にかかわらず論理値"0" を出力し、
選択信号SEL の値が"1" となる輝度データの場合には第
３ビットおよび第４ビットの値がともに"1" となった際
に論理値"1" を出力する。第１のAND 回路170 の出力
は、OR回路172 に供給される。

【００８９】OR回路172 は、第１のAND 回路170 の出力
値とデータの第５ビットの値の論理和をとる論理素子で
あり、第５ビットの値または第１のAND 回路170 の値
が"1"となった場合に論理値"1" を出力する。OR回路172
の出力は、第２のAND 回路に供給される。

【００９０】第２のAND 回路174 は、OR回路172 の出力
値とデータの上位３ビットの値の論理積をとる４入力出
力の論理素子であり、上位３ビットの値がいずれも"1"
となり、かつOR回路172 の出力値が"1" となった場合に
論理値"1" を出力する。つまり、選択信号SEL の値が"
1" となる輝度データが供給された場合には、輝度デー
タの値が"111X11XX"または"1111XXXX"の場合、10進数に
て"236" 以上となった場合に論理値"1" を出力し、選択
信号SEL の値が"0" となる色差データが供給された場合
には、色差データの値が"1111XXXX"の場合、10進数に
て"240" 以上となった場合に論理値"1" を出力する。こ
の第２のAND 回路174 の出力は、制御信号として第２の
データ出力回路164 に供給される。

【００９１】第２のデータ出力回路164 は、第２の検出
回路162 からの制御信号および選択信号SEL に応動し
て、輝度データおよび色差データをそれぞれの上限値と
なる第２の信号レベル"235" または"240" にそれぞれク
リッピングする回路であり、図15に示すように、３個の
NOT 回路176 〜180 と、NAND回路182 と、６個のAND 回
路184 〜194 と、３個のOR回路195 〜197 とを含む。第
１のNOT 回路176 は、選択信号の否定をとる論理素子で
あり、その出力はNAND回路182 に供給される。

【００９２】NAND回路182 は、第１のNOT 回路176 の出
力値と制御信号の値との論理積の否定をとる論理素子で
あり、第１のNOT 回路176 の出力および制御信号の値が
いずれも"1" とならない場合に、つまり色差データが供
給されて、その値が"240" を越える場合にのみ論理値"
0" を出力する。その出力はそれぞれ第２ないし第４のA
ND 回路186 〜190 に供給される。

【００９３】第２ないし第４のAND 回路186 〜190 は、
NAND回路182 の出力値とデータ線のそれぞれ第１、第２
または第４ビットの値との論理積をとるそれぞれ論理素
子であり、NAND回路182 の値が"1" となっている場合に
それぞれのビットをそのままの値にて出力し、NAND回路
182 の値が"0" となる場合、つまり色差データの値が"2
40" を越える値となる場合にそれぞれのビットの値を"
0" として出力する。

【００９４】第１のAND 回路184 は、選択信号SEL の値
と制御信号の値との論理積をとる論理素子であり、選択
信号SEL および制御信号がともに"1" となる場合、つま
り輝度データにて"235" を越える値の場合に論理値"1"
を出力する。その出力は、OR回路195 〜197 および第３
のNOT 回路180 にそれぞれ供給される。

【００９５】第１ないし第３のOR回路195 〜197 は、第
１のAND 回路184 からの出力値とそれぞれ第２ないし第
４のAND 回路186 〜190 からのデータ線のそれぞれ第
１、第２および第４ビットの値との論理和をとるそれぞ
れ論理素子であり、第１のAND回路184 の出力値が"1"
の場合に、つまり輝度データの値が"235" を越える場合
にそのデータの第１、第２および第４ビットを強制的
に"1" として出力し、第１のAND 回路184 の出力値が"
0" の場合はそのままの値を出力する。

【００９６】第２のNOT 回路178 は、制御信号の否定値
をとって、その値を第５のAND 回路192 に供給する論理
素子である。第３のNOT 回路180 は、第１のAND 回路18
4 からの出力値の否定をとって第６のAND 回路194 に供
給する論理素子である。

【００９７】第５のAND 回路192 は、第２のNOT 回路17
8 からの出力値とデータ線の第３ビットの値との論理積
をとる論理素子であり、第２のNOT 回路178 の出力が"
1" の場合、つまり輝度データにて"235" 以下の場合と
色差データにて"240" 以下の場合に第３ビットの値をそ
のまま出力し、第２のNOT 回路178 の出力が"0" の場合
に、つまり輝度データにて"235" を越える場合と色差デ
ータにて"240" を越える場合にその出力を"0" にして出
力する。

【００９８】第６のAND 回路194 は、第３のNOT 回路18
0 からの出力値とデータ線の第５ビットの値との論理積
をとる論理素子であり、第３のNOT 回路180 の出力が"
0" の場合、つまり輝度データにて"240" を越える値の
場合に第５ビットの値を"0" とし、第３のNOT 回路180
の出力が"1" の場合に第５ビットの値をそのままの値に
て出力する。

【００９９】要約すると、第２のデータ出力回路164
は、第２の検出回路162 からの制御信号の値が"1" であ
る場合に選択信号SEL の値が"0" であると、第１ないし
第４のビットをそれぞれ"0" に変換し、制御信号の値
が"1" となり、かつ選択信号SELの値が"1" となった場
合に第１、第２および第４ビットの値を"1" とし、かつ
第３および第５ビットの値を"0" として出力する。換言
すると、色差データの値が"240" を越える値にて供給さ
れた場合に、第２ないし第５のAND 回路186 〜192にて
下位４ビットをそれぞれ"0" として、下位４ビットと合
わせて"11110000"、つまり10進数にて"240" に変換して
出力し、輝度データの値が"235" を越えて供給された場
合に、その下位５ビットを"01011" として、上位３ビッ
トと合わせて"11101011"、10進数にて"235" に変換して
出力する。

【０１００】以上のように本実施例のクリッピング装置
によれば、１系統のデータ線上にて輝度データおよび色
差データをそれぞれ所定の値にクリッピングすることが
できる。したがって、装置の配線面積を少なくすること
ができ、装置をさらに小型化することができる。

【０１０１】次に、図16には、本発明によるクリッピン
グ装置の第４の実施例が示されている。上記第３の実施
例では、選択回路100 からの輝度データおよび色差デー
タを２つのクリッピング回路150,160 を用いて、それぞ
れ所定の範囲の信号レベルにクリッピングしたが、本実
施例においては、図16に示すように１個のクリッピング
回路200 にて選択回路100 からの輝度データおよび色差
データをそれぞれ所定の範囲の信号レベルにクリッピン
グする点が大きな特徴点である。

【０１０２】詳しくは、クリッピング回路200 は、選択
回路100 にて選択的に供給される輝度データおよび色差
データの値が下限値"16"以上か否かおよび上限値"235"
または"240" 以下否かを同時に検出する検出回路300
と、その検出結果に基づいて輝度データおよび色差デー
タを下限値"16"および上限値"235" または"240" に同時
にクリッピング出力するデータ出力回路350 とを含む。

【０１０３】具体的には、本実施例の検出回路300 は、
図17に示すように、選択回路100 からのデータ線の上位
４ビットから入力したデータが下限値"16"以上か否かを
表わす第１の制御信号を生成するNOR 回路302 と、選択
回路100 からのデータ線の上位６ビットの値および選択
信号SEL に基づいて入力したデータが上限値"235" また
は"240" 以下か否かを表わす第２の制御信号を生成する
２個のAND 304,308 およびOR回路306 とを含む。NOR 回
路302 は、輝度データおよび色差データにかかわらず、
いずれの場合にも下限値"16"未満のデータを検出した場
合に論理値"1"となる第１の制御信号を出力する。

【０１０４】第１のAND 回路304 は、選択信号SEL の値
とデータ線の第３および第４ビットの値との論理積をと
って、その結果をOR回路306 に供給する論理素子であ
る。OR回路306 は、第１のAND 回路304 の出力値とデー
タ線の第５ビットとの論理和をとり、その結果を第２の
AND 回路308 に供給する論理素子である。第２のAND 回
路308 は、OR回路306 の出力とデータ線の上位３ビット
との論理積をとって、その結果を第２の制御信号として
出力する論理素子である。第１の制御信号および第２の
制御信号は、データ出力回路350 にそれぞれ供給され
る。

【０１０５】データ出力回路350 は、第１および第２の
制御信号ならびに選択信号SEL に基づいて輝度データお
よび色差データをそれぞれ下限値"16"および上限値"23
5" または"240" の範囲の信号レベルにクリッピングす
る回路であり、図18に示すように、５個のNOT 回路352
〜360 と、NAND回路362 と、７個のAND 回路364 〜376
４個のOR回路378 〜384 とを含む。

【０１０６】第１のNOT 回路352 は、選択信号SEL の否
定をとる論理素子であり、その出力はNAND回路362 に供
給される。第２および第３のNOT 回路354,356 は、第１
の制御信号の否定をとるそれぞれ論理素子であり、第２
のNOT 回路354 の出力は第２のAND 回路366 に供給さ
れ、第３のNOT 回路356 の出力は第６のAND 回路374 に
供給される。第４のNOT 回路358 は、第２の制御信号の
否定をとる論理素子であり、その出力は第６のAND 回路
374 に供給される。第５のNOT 回路360 は、第１のAND
回路364 の出力の否定をとる論理素子であり、その出力
は第７のAND 回路376 に供給される。

【０１０７】NAND回路362 は、第１のNOT 回路352 の出
力値と第２の制御信号の値との論理積の否定をとる論理
素子であり、第１のNOT 回路352 の出力値と第２の制御
信号の値とがともに"1" である場合、つまり色差データ
にてその値が"240" を越える場合に論理値"0" を出力す
る。その出力は第２のAND 回路366 に供給される。

【０１０８】第１のAND 回路364 は、選択信号SEL の値
と第２の制御信号の値との論理積をとる論理素子であ
り、選択信号SEL の値および第２の制御信号の値がとも
に"1"である場合、つまり輝度データにてその値が"235"
を越える場合に論理値"1" を出力する。その出力は、
それぞれのOR回路378 〜384 および第５のNOT 回路360
に供給される。

【０１０９】第２のAND 回路366 は、NAND回路362 の出
力と第２のNOT 回路354 の出力との論理積をとる論理素
子であり、NAND回路362 の出力と第２のNOT 回路354 の
出力とがともに"1" である場合に、つまり供給されたデ
ータの値が下限値"16"以上であり、かつ色差データの上
限値"240" 以下の場合に論理値"1" となって、その出力
を第３ないし第５のAND 回路368 〜372 に供給する。

【０１１０】第３ないし第５のAND 回路368 〜372 は、
第２のAND 回路366 の出力値が"1"の場合に、つまりデ
ータの値が下限値"16"以上および上限値"240" 以下の場
合に第１、第２および第４ビットの値をそのままにして
それぞれ出力し、第２のAND回路366 の出力値が"0" と
なった場合、つまりデータの値が下限値"16"未満および
上限値"240" を越えた場合に第１、第２および第４ビッ
トの値を強制的に"0"として出力するそれぞれ論理素子
である。

【０１１１】第６のAND 回路374 は、第３および第４の
NOT 回路356,358 からの出力値とデータ線の第４ビット
の値との論理積をとる論理素子であり、第３および第４
のNOT 回路356,358 の値がともに"1" である場合、つま
り輝度データが供給された際に下限値"16"以上および上
限値"235" 以下の場合、ならびに色差データが供給され
た際に下限値"16"以上および上限値"240" 以下の場合に
第４ビットの値をそのままの値にして出力し、輝度デー
タが下限値"16"未満および上限値"235" を越えた場合な
らびに色差データが下限値"16"未満および上限値"240"
を越えた場合に第４ビットを"0" にして出力する。

【０１１２】第７のAND 回路376 は、第５のNOT 回路36
0 からの出力値と第１のOR回路378からのデータ線の第
５ビットの値との論理積をとる論理素子であり、第５の
NOT回路360 の出力値が"0" の場合、つまり輝度データ
にて上限値"235" を越えた場合に第５ビットの値を"0"
として出力し、他の場合にはそのままの値にて出力す
る。

【０１１３】第１のOR回路378 は、第１の制御信号の値
とデータ線の第４ビットの値との論理和をとる論理素子
であり、第１の制御信号の値が"0" の場合、つまりデー
タが下限値"16"以上の場合に第４ビットの値をそのまま
の値にて通し、第１の制御信号の値が"1" となった場合
に第４ビットの値を"1" として出力する。その出力は第
７のAND 回路376 に供給される。

【０１１４】第２のOR回路380 は、第１のAND 回路364
からの出力値と第３のAND 回路366からの第１ビットの
値との論理和をとる論理素子であり、第１のAND 回路36
4 からの出力値が"0" となっている場合に第１ビットの
値をそのままの値として出力し、第１のAND 回路364 の
出力値が"1" となった場合、つまり輝度データにて上限
値"235" を越える値の場合に第１ビットの値を"1" とし
て出力する。同様に、第３および第４のOR回路382,384
は、第１のAND 回路364 からの出力値が"1" となった場
合に、データの第２ビットおよび第４ビットの値をそれ
ぞれ"1" として出力する。

【０１１５】要約すると、本実施例によるデータ出力回
路350 は、検出回路300 からの第１の制御信号の値が"
1" となる場合、つまりデータの値が下限値"16"未満の
場合に第３ないし第６のAND 回路368 〜374 にてデータ
の第１ないし第４ビットの値をそれぞれ"0" として、第
１のOR回路378 にて第５ビットの値を"1" として第１の
信号レベル"16"に変換する。検出回路300 からの第２の
制御信号の値が"1" となり、かつ選択信号SEL の値が"
1" となった場合に、つまり、輝度データの値が上限値"
235" を越えた場合に、第２ないし第４のOR回路380 〜3
84 にて第１、第２および第４のビットの値を"1" と
し、第６および第７のAND 回路374,376 にて第３および
第５ビットの値を"0" として第２の信号レベル"235" の
値に変換する。同様に検出回路300 からの第２の制御信
号の値が"1" となり、かつ選択信号SELの値が"0" の場
合に、つまり、色差データの値が上限値"240" を越えた
場合に、第３ないし第６のAND 回路368 〜374 にて第１
ないし第４ビットの値"0" として色差データを第２の信
号レベル"240" の値にクリッピングする。

【０１１６】以上のように本実施例のクリッピング装置
によれば、１系統のデータ線上にて輝度データと色差デ
ータを所定の範囲の信号レベルにクリッピングすること
ができ、かつ１個のクリッピング回路200 にて上限値と
下限値を同時にクリッピングするので、さらに画像デー
タの入力から出力までのデータ線を短くすることができ
る。したがって、さらに装置の小型化を図ることがで
き、かつ消費電力の少ない効率のよいクリッピングを実
行することができる。

【０１１７】なお、上記各実施例では、輝度データおよ
び色差データの下限値および上限値をCCIR勧告601 に準
拠した値に設定した場合の例を挙げて説明したが、本発
明においては、これに限ることなく、下限値および上限
値は任意のものでよい。この場合、検出回路がデータの
上位数ビットに基づいてそのデータの値が下限値および
上限値などの所定の値以上か否かを検出し、データ出力
回路にてそのデータの下位数ビットを検出結果に基づい
て所定の値に変換するものであればよい。

【０１１８】

【発明の効果】このように本発明によれば、ディジタル
データを所定の値にクリッピングする際に、そのデータ
の上位数ビットに基づいてデータの値が所定の値以上か
否かを検出し、その検出結果に基づいてデータの下位数
ビットを所定の値に変換してクリッピングするので、簡
単な回路にて装置を構築することができる。特に、画像
データをクリッピングする場合には、論理素子のみのハ
ードウェアにてクリッピングするので、実時間にて処理
することができる。

【図面の簡単な説明】

【図１】本発明によるクリッピング装置の第１の実施例
を示すブロック図である。

【図２】図１の実施例に適用される検出回路の一例を示
す回路構成図である。

【図３】図１の実施例に適用されるデータ出力回路の一
例を示す回路構成図である。

【図４】図１の実施例に適用される検出回路の一例を示
す回路構成図である。

【図５】図１の実施例に適用されるデータ出力回路の一
例を示す回路構成図である。

【図６】図１の実施例に適用される検出回路の一例を示
す回路構成図である。

【図７】図１の実施例に適用されるデータ出力回路の一
例を示す回路構成図である。

【図８】本発明によるクリッピング装置の第２の実施例
を示すブロック図である。

【図９】図８の実施例に適用される検出回路の一例を示
す回路構成図である。

【図１０】図８の実施例に適用されるデータ出力回路の
一例を示す回路構成図である。

【図１１】図８の実施例に適用される検出回路の一例を
示す回路構成図である。

【図１２】図８の実施例に適用されるデータ出力回路の
一例を示す回路構成図である。

【図１３】本発明によるクリッピング装置の第３の実施
例を示すブロック図である。

【図１４】図13の実施例に適用される検出回路の一例を
示す回路構成図である。

【図１５】図13の実施例に適用されるデータ出力回路の
一例を示す回路構成図である。

【図１６】本発明によるクリッピング装置の第４の実施
例を示すブロック図である。

【図１７】図16の実施例に適用される検出回路の一例を
示す回路構成図である。

【図１８】図16の実施例に適用されるデータ出力回路の
一例を示す回路構成図である。

【図１９】プロセッサ処理によるクリッピング方法を説
明するためのフローチャートである。

【図２０】プロセッサ処理によるプログラムの例を示す
図である。

【図２１】従来のクリッピング装置の一例を示すブロッ
ク図である。

【図２２】図21のクリッピング装置の要部を示す回路構
成図である。

【図２３】図21の従来のクリッピング装置の要部を示す
回路構成図である。

【図２４】クリッピング装置に適用される選択回路の一
例を示す回路構成図である。

【符号の説明】

20 第１のクリッピング装置 30 第２のクリッピング装置 40,60 第１のクリッピング回路 50,70 第２のクリッピング回路 400,500,600,700 検出回路 450,550,650,750 データ出力回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/20 H04N 9/68

Claims (13)

(57)【特許請求の範囲】
1. 【請求項１】 所定のビット数のディジタルデータを順
   次入力して、該データを所定の値以上のデータまたは所
   定の値以下のデータに順次クリッピングして出力するク
   リッピング装置において、該装置は、 入力したディジタルデータの値が所定の値以上または所
   定の値以下であるか否かを検出する検出手段であって、
   そのデータの所定のビット数のうちの上位数ビットの値
   に基づいて、そのデータの値が上限値または下限値にお
   ける所定の値以上または所定の値以下であるかを検出し
   てその検出結果を表わす制御信号を生成する検出手段
   と、 該検出手段からの制御信号に基づいて入力したデータの
   うちの所定の下限値未満または所定の上限値を越えるデ
   ータを所定の下限値または所定の上限値にクリッピング
   して出力するデータ出力手段であって、データを所定の
   下限値または所定の上限値にクリッピングする際にその
   データの下位数ビットを前記検出手段からの制御信号に
   基づいて所定の値に変換してクリッピングするデータ出
   力手段とを含むことを特徴とするクリッピング装置。
2. 【請求項２】 所定のビット数のディジタルデータを順
   次入力して、該データを所定の値以上のデータおよび所
   定の値以下のデータに順次クリッピングして出力するク
   リッピング装置において、該装置は、 入力したディジタルデータの値が所定の値以下であるか
   否かを検出する第１の検出手段であって、そのデータの
   所定のビット数のうちの上位数ビットの値に基づいて、
   そのデータの値が下限値における所定の値以下であるか
   を検出してその検出結果を表わす制御信号を生成する第
   １の検出手段と、 該第１の検出手段からの制御信号に基づいて入力したデ
   ータのうちの所定の下限値未満のデータを所定の下限値
   にクリッピングして出力する第１のデータ出力手段であ
   って、データを所定の下限値にクリッピングする際にそ
   のデータの下位数ビットを前記第１の検出手段からの制
   御信号に基づいて所定の値に変換してクリッピングする
   第１のデータ出力手段と、 該第１のデータ出力手段からのディジタルデータの値が
   所定の値以上であるか否かを検出する第２の検出手段で
   あって、そのデータの所定のビット数のうちの 上位数ビ
   ットの値に基づいて、そのデータの値が上限値における
   所定の値以上であるかを検出してその検出結果を表わす
   制御信号を生成する第２の検出手段と、 該第２の検出手段からの制御信号に基づいて第１のデー
   タ出力手段からのデータのうちの所定の上限値を越える
   データを所定の上限値にクリッピングして出力する第２
   のデータ出力手段であって、データを所定の上限値にク
   リッピングする際にそのデータの下位数ビットを前記第
   ２の検出手段からの制御信号に基づいて所定の値に変換
   してクリッピングする第２のデータ出力手段 とを含むこ
   とを特徴とするクリッピング装置。
3. 【請求項３】 請求項１に記載の装置において、前記検
   出手段は、第１の値未満のデータを検出して第１の制御
   信号を生成する第１の信号生成手段と、第１の値より大
   となる第２の値を越えるデータを検出して第２の制御信
   号を生成する第２の信号生成手段とを含み、 前記データ出力手段は、第１の制御信号に基づいてデー
   タを第１の値にクリッピングし、第２の制御信号に基づ
   いてデータを第２の値にクリッピングして、データを第
   １の値から第２の値までの範囲にそれぞれクリッピング
   することを特徴とするクリッピング装置。
4. 【請求項４】 アナログの画像信号から所定のビット数
   のディジタルデータに変換された画像データを入力し
   て、該画像データを所定の信号レベルの範囲の値にその
   下限値および上限値をクリッピングして出力するクリッ
   ピング装置において、該装置は、 画像データが下限値となる第１の信号レベル以上の値で
   あるか否かを検出する第１の検出手段であって、画像デ
   ータの所定のビット数の上位数ビットに基づいて第１の
   信号レベル未満の画像データを検出してその検出結果を
   表わす第１の制御信号を生成する第１の検出手段と、 該第１の検出手段からの第１の制御信号に基づいて下限
   値未満の画像データを第１の信号レベルにクリッピング
   し、下限値以上の画像データをそのままの値にて出力す
   る第１のデータ出力手段であって、下限値未満の画像デ
   ータをクリッピングする際にそのデータの下位数ビット
   を第１の制御信号に基づいて所定の値に変換してクリッ
   ピングする第１のデータ出力手段と、 画像データが上限値となる第２の信号レベル以下の値で
   あるか否かを検出する第２の検出手段であって、画像デ
   ータの所定のビット数の上位数ビットに基づいて第２の
   信号レベルを越える画像データを検出してその検出結果
   を表わす第２の制御信号を生成する第２の検出手段と、 該第２の検出手段からの第２の制御信号に基づいて上限
   値を越える画像データを第２の信号レベルにクリッピン
   グし、上限値以下の画像データをそのままの値にて出力
   する第２のデータ出力手段であって、上限値を越える画
   像データをクリッピングする際にそのデータの下位数ビ
   ットを第２の制御信号に基づいて所定の値に変換してク
   リッピングする第２のデータ出力手段とを含むことを特
   徴とするクリッピング装置。
5. 【請求項５】 請求項４に記載の装置において、前記画
   像データは、アナログの輝度信号が所定のビット数のデ
   ィジタルデータに変換された輝度データと、アナログの
   色差信号が所定のビット数のディジタルデータに変換さ
   れた色差データとを含み、該装置は、輝度データを第１
   の所定の範囲の信号レベルにクリッピングする第１のク
   リッピング装置と、色差信号を第２の所定の範囲の信号
   レベルにクリッピングする第２のクリッピング装置とを
   含むことを特徴とするクリッピング装置。
6. 【請求項６】 請求項５に記載のクリッピング装置にお
   いて、前記第１のクリッピング装置は、８ビットの輝度
   データを下限値"16"ないし上限値"235"の範囲の信号レ
   ベルのデータにクリッピングする回路であり、前記第２
   のクリッピング装置は、８ビットの色差データを下限
   値"16"ないし上限値"240" の範囲の信号レベルのデータ
   にクリッピングする回路であり、 前記第１のクリッピング装置は、輝度データの上位４ビ
   ットの値に基づいて第１の制御信号を生成する論理素子
   を有する第１の検出手段と、第１の制御信号の値に基づ
   いて輝度データの下位５ビットの値をそれぞれのデータ
   線上にて所定の値に変換する複数の論理素子を有する第
   １のデータ出力手段と、輝度データの上位６ビットの値
   に基づいて第２の制御信号を生成する複数の論理素子を
   有する第２の検出手段と、第２の制御信号の値に基づい
   て輝度データの下位５ビットの値をそれぞれのデータ線
   上にて所定の値に変換する複数の論理素子を有する第２
   のデータ出力手段とを含み、 前記第２のクリッピング装置は、色差データの上位４ビ
   ット値に基づいて第１の制御信号を生成する論理素子を
   有する第１の検出手段と、第１の制御信号の値に基づい
   て色差データの下位５ビットの値をそれぞれのデータ線
   上にて所定の値に変換する複数の論理素子を有する第１
   のデータ出力手段と、色差データの上位４ビットの値に
   基づいて第２の制御信号を生成する論理素子を有する第
   ２の検出手段と、第２の制御信号の値に基づいて下位４
   ビットの値をそれぞれのデータ線上にて所定の値に変換
   する複数の論理素子を有する第２のデータ出力手段とを
   含むことを特徴とするクリッピング装置。
7. 【請求項７】 請求項４に記載の装置において、前記画
   像データは、アナログの輝度信号が所定のビット数のデ
   ィジタルデータに変換された輝度データと、アナログの
   色差信号が所定のビット数のディジタルデータに変換さ
   れた色差データとを含み、該装置は、輝度データと色差
   データを外部から入力する選択信号に応動して選択する
   選択手段を含み、該選択手段からの輝度データおよび色
   差データをそれぞれ選択信号に応動して第１の所定の範
   囲の信号レベルおよび第２の所定の範囲の信号レベルに
   クリッピングすることを特徴とするクリッピング装置。
8. 【請求項８】 請求項７に記載の装置において、前記輝
   度データと色差データは、それぞれ８ビットのデータで
   あり、第１の所定の範囲の信号レベルは下限値"16"ない
   し上限値"235" の範囲であり、第２の所定の範囲の信号
   レベルは下限値"16"ないし上限値"240" の範囲であり、 該装置は、前記選択手段から受けた輝度データまたは色
   差データのそれぞれ上位４ビットの値に基づいて第１の
   制御信号を生成する論理素子を有する第１の検出手段
   と、第１の制御信号の値に基づいてそれぞれのデータの
   下位５ビットをそれぞれのデータ線上にて所定の値に変
   換する複数の論理素子を有する第１のデータ出力手段
   と、選択信号と輝度データまたは色差データの上位６ビ
   ットの値に基づいて第２の制御信号を生成する複数の論
   理素子を有する第２の検出手段と、第２の制御信号およ
   び選択信号の値に基づいてそれぞれのデータの下位５ビ
   ットの値を所定の値に変換する複数の論理素子を有する
   第２のデータ出力手段とを含むことを特徴とするクリッ
   ピング回路。
9. 【請求項９】 アナログの画像信号から所定のビット数
   のディジタルデータに変換された画像データを入力し
   て、該画像データを所定の信号レベルの範囲の値にその
   下限値および上限値をクリッピングして出力するクリッ
   ピング装置において、該装置は、 画像データが所定の信号レベルの範囲の値であるか否か
   を検出する検出手段であって、下限値となる第１の信号
   レベル未満の画像データを検出した際に第１の制御信号
   を出力し、上限値となる第２の信号レベルを越える画像
   データを検出した際に第２の制御信号を出力する検出手
   段と、 該検出手段からの第１の制御信号に基づいて画像データ
   を第１の信号レベルにクリッピングし、第２の制御信号
   に基づいて画像データを第２の信号レベルにクリッピン
   グして出力するデータ出力手段とを含み、 前記検出手段は、画像データが第１の信号レベル未満か
   否か第２の信号レベルを越えるか否かをそれぞれ画像デ
   ータの所定のビット数のうちの上位数ビットに基づいて
   検出し、 前記データ出力手段は、画像データを第１の信号レベル
   および第２の信号レベルにクリッピングする際にその画
   像データの下位数ビットをそれぞれ第１の制御信号およ
   び第２の制御信号に基づいて所定の値に変換してクリッ
   ピングすることを特徴とするクリッピング装置。
10. 【請求項１０】 請求項９に記載の装置において、前記
    画像データは、アナログの輝度信号が所定のビット数の
    ディジタルデータに変換された輝度データと、アナログ
    の色差信号が所定のビット数のディジタルデータに変換
    された色差データとを含み、該装置は、輝度データを第
    １の所定の範囲の信号レベルにクリッピングする第１の
    クリッピング装置と、色差信号を第２の所定の範囲の信
    号レベルにクリッピングする第２のクリッピング装置と
    を含むことを特徴とするクリッピング装置。
11. 【請求項１１】 請求項10に記載のクリッピング装置に
    おいて、前記第１のクリッピング装置は、８ビットの輝
    度データを下限値"16"ないし上限値"235" の範囲の信号
    レベルのデータにクリッピングする回路であり、前記第
    ２のクリッピング装置は、８ビットの色差データを下限
    値"16"ないし上限値"240" の範囲の信号レベルのデータ
    にクリッピングする回路であり、 前記第１のクリッピング装置は、輝度データの値に基づ
    いて第１の制御信号および第２の制御信号を生成する複
    数の論理素子を有する検出手段と、第１の制御信号およ
    び第２の制御信号の値に基づいて輝度データの下位５ビ
    ットの値をそれぞれのデータ線上にて所定の値に変換す
    る複数の論理素子を有するデータ出力手段とを含み、 前記第２のクリッピング装置は、色差データの上位４ビ
    ットの値に基づいて第１の制御信号を生成する論理素子
    および第２の制御信号をそれぞれ生成する複数の論理素
    子を有する検出手段と、第１の制御信号および第２の制
    御信号の値に基づいて色差データの下位５ビットをそれ
    ぞれのデータ線上にて所定の値に変換する複数の論理素
    子を有するデータ出力手段とを含むことを特徴とするク
    リッピング装置。
12. 【請求項１２】 請求項10に記載のクリッピング装置に
    おいて、前記画像データは、アナログの輝度信号が所定
    のビット数のディジタルデータに変換された輝度データ
    と、アナログの色差信号が所定のビット数のディジタル
    データに変換された色差データとを含み、該クリッピン
    グ装置は、輝度データと色差データを外部から入力する
    選択信号に応動して選択する選択手段を含み、該選択手
    段からの輝度データおよび色差データを選択信号に応動
    してそれぞれ第１の所定の範囲の信号レベルおよび第２
    の所定の範囲の信号レベルにクリッピングすることを特
    徴とするクリッピング装置。
13. 【請求項１３】 請求項12に記載のクリッピング装置に
    おいて、前記輝度データおよび色差データは８ビットの
    データであり、第１の所定の範囲の信号レベルは下限
    値"16"ないし上限値"235" の範囲であり、第２の所定の
    範囲の信号レベルは下限値"16"ないし上限値"240" の範
    囲であり、 該クリッピング装置は、前記選択手段から受けた輝度デ
    ータまたは色差データのそれぞれ上位４ビットの値に基
    づいて第１の制御信号を生成する論理素子およびそれぞ
    れのデータの上位６ビットおよび選択信号の値に基づい
    て第２の制御信号を生成する複数の論理素子を有する検
    出手段と、第１の制御信号および第２の制御信号ならび
    に選択信号の値に基づいてそれぞれのデータの下位５ビ
    ットをそれぞれデータ線上にて所定の値に変換する複数
    の論理素子を有するデータ出力手段とを含むことを特徴
    とするクリッピング装置。