JPS61255142A - ビツト付加装置 - Google Patents
ビツト付加装置Info
- Publication number
- JPS61255142A JPS61255142A JP60097147A JP9714785A JPS61255142A JP S61255142 A JPS61255142 A JP S61255142A JP 60097147 A JP60097147 A JP 60097147A JP 9714785 A JP9714785 A JP 9714785A JP S61255142 A JPS61255142 A JP S61255142A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame
- bit
- frame synchronization
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はビット付加装置に関し、特にディジタル通信シ
ステムに用いるビット付加装置に関する０〔従来の技術
〕 ディジタル通信システムにおいて打ち合せ信号・制御信
号などの副信号を局間伝送する方式として、フレーム中
”に主信号ビット用タイムスロットと付加ビット用タイ
ムスロットとを設け、付加ビット用タイムスロットに挿
入する付加ビットとして副信号を伝送する方式がよく用
いられる０”かかる方式に用いるビット付加装置は、フ
レーム同期回路で入力信号□からフレーム同期信号を抽
出し、フレーム同期信号により付加ビット用タイム・ス
ロ゛りトの時間的位置を検知し、仁のタイムスロットに
付゛加ビットを挿入する。
ステムに用いるビット付加装置に関する０〔従来の技術
〕 ディジタル通信システムにおいて打ち合せ信号・制御信
号などの副信号を局間伝送する方式として、フレーム中
”に主信号ビット用タイムスロットと付加ビット用タイ
ムスロットとを設け、付加ビット用タイムスロットに挿
入する付加ビットとして副信号を伝送する方式がよく用
いられる０”かかる方式に用いるビット付加装置は、フ
レーム同期回路で入力信号□からフレーム同期信号を抽
出し、フレーム同期信号により付加ビット用タイム・ス
ロ゛りトの時間的位置を検知し、仁のタイムスロットに
付゛加ビットを挿入する。
従来のビット付加装置は、局間伝送特性の劣化やフレー
ム同期回路の故障などＫよシ正常にフレーム同期信号−
が抽出で巷なくなっても、誤ったフレーム同期信号によ
り付加ビットを挿入し続けるので、主信号用□タイムス
ロットに付加ビットを挿入して主信号を損なう゛ことが
ある。
ム同期回路の故障などＫよシ正常にフレーム同期信号−
が抽出で巷なくなっても、誤ったフレーム同期信号によ
り付加ビットを挿入し続けるので、主信号用□タイムス
ロットに付加ビットを挿入して主信号を損なう゛ことが
ある。
以上説明したよ゛うに、従来のビット付加装置は局間伝
送特性が劣化したシ７レーム同期回路が故障したシする
と主信号を損なうという欠点がある。
送特性が劣化したシ７レーム同期回路が故障したシする
と主信号を損なうという欠点がある。
ｃ本発明が解決しようとする問題点〕
本発明が解決しようとする問題点、いいかえれば本発明
の目的は、上記の欠点を解決して正常にフレーム同期信
号が抽出できないときも主信号を損なうことのないビッ
ト付加装置を提供するととｋある。
の目的は、上記の欠点を解決して正常にフレーム同期信
号が抽出できないときも主信号を損なうことのないビッ
ト付加装置を提供するととｋある。
本発明のビット付加装置は、付加ビット用タイムスロッ
トを有するフレーム構成の入力信号からフレーム同期信
号を抽出するフレーム同期手段と、前記フレーム同期信
号によ〕前記入力信号に付加ビットを挿入するビット付
加手段とを具備するビット付加装置において、前記ビッ
ト付加手段は、前記フレーム同期手段が前記フレーム同
期信号を抽出できないとき前記付加ビットの入力を阻止
する制御手段を備えて構成される。
トを有するフレーム構成の入力信号からフレーム同期信
号を抽出するフレーム同期手段と、前記フレーム同期信
号によ〕前記入力信号に付加ビットを挿入するビット付
加手段とを具備するビット付加装置において、前記ビッ
ト付加手段は、前記フレーム同期手段が前記フレーム同
期信号を抽出できないとき前記付加ビットの入力を阻止
する制御手段を備えて構成される。
以下実施例を示す図面を参照して本発明について詳細に
説明する。
説明する。
第１図は本発明のビット付加装置の一実施例を示すブロ
ック図である。
ック図である。
第１図に示す実施例は、入力信号１０１を入力しフレー
ム同期信号１０２・同期状態信号１０３を出力するフレ
ーム同期部ｌと、入力信号１０トフレーム同期信号１０
２・同期状態信号１０３・付加ビット１０４を入力し出
力信号１０５を出力するビット付加部２とを具備して構
成されている。ビット付加部２は、同期状態信号１０３
・付加ビット１０４を入力するＡＮＤゲート２１と、Ａ
ＮＤゲー）２１の出力ならびに入力信号１０トフレーム
同期信号１０２を入力し出力信号１０５を出力するビッ
ト挿入回路２２とを備えて構成されている。
ム同期信号１０２・同期状態信号１０３を出力するフレ
ーム同期部ｌと、入力信号１０トフレーム同期信号１０
２・同期状態信号１０３・付加ビット１０４を入力し出
力信号１０５を出力するビット付加部２とを具備して構
成されている。ビット付加部２は、同期状態信号１０３
・付加ビット１０４を入力するＡＮＤゲート２１と、Ａ
ＮＤゲー）２１の出力ならびに入力信号１０トフレーム
同期信号１０２を入力し出力信号１０５を出力するビッ
ト挿入回路２２とを備えて構成されている。
第１°図に示す実施例がディジタル通信システムの中間
中継局に用いられる場合の動作について説明する。
中継局に用いられる場合の動作について説明する。
入力信号１０１は、受信装置（図示してない）が受信信
号を検波・再生して出力するビット列であ）、そのフレ
ーム構成は主信号用タイムスロットと付加ビット用タイ
ムスロットとを含んでいる。
号を検波・再生して出力するビット列であ）、そのフレ
ーム構成は主信号用タイムスロットと付加ビット用タイ
ムスロットとを含んでいる。
フレーム同期部１は、入力信号１０１のフレーム繰シ返
しに位相同期したフレーム同期信号１０２を出力し、ま
たこのフレーム同期が正常にとれているとき状態１１′
、フレーム同期がとれないとき状態１０“となる同期状
態信号１０３を出力する。
しに位相同期したフレーム同期信号１０２を出力し、ま
たこのフレーム同期が正常にとれているとき状態１１′
、フレーム同期がとれないとき状態１０“となる同期状
態信号１０３を出力する。
ビット付加部２では、同期状態信号１０３が状態１１＃
のときＡＮＤゲート２１が開くので、付加ビット１０４
はＡＮＤゲート２１を介してビット挿入回路２２に入力
する。このとき、ビット挿入回路２２は、フレーム同期
信号１０２から入力信号１０１の７レ一ム位相（フレー
ムの時間的位置）を検知し、フレーム位相と既知情報で
あるフレーム内での付加ビット用タイムスロットの時間
的位置とから付加ビット用タイムスロットの時間的位置
を検知して、このタイムスロッ）Ｋ付加ビット１０４を
挿入し、出力信号１０５として出力する。
のときＡＮＤゲート２１が開くので、付加ビット１０４
はＡＮＤゲート２１を介してビット挿入回路２２に入力
する。このとき、ビット挿入回路２２は、フレーム同期
信号１０２から入力信号１０１の７レ一ム位相（フレー
ムの時間的位置）を検知し、フレーム位相と既知情報で
あるフレーム内での付加ビット用タイムスロットの時間
的位置とから付加ビット用タイムスロットの時間的位置
を検知して、このタイムスロッ）Ｋ付加ビット１０４を
挿入し、出力信号１０５として出力する。
７レ一ム同期部１で７レ一ム同期がとれないとき、フレ
ーム同期信号１０２は正しい７レ一ム位相を与えないか
ら、ビット挿入回路２２社付加ビット用タイムスロット
の時間的位置を検知できなく愈る。このとき同期状態信
号１０３は状態１０１となるのでＡＮＤゲート２１が閉
じて、付加ビット１０４はビット挿入回路２２への入力
を阻止され、ビット挿入回路２２は入力信号１０１をそ
のまま出力信号１０５として出力する。
ーム同期信号１０２は正しい７レ一ム位相を与えないか
ら、ビット挿入回路２２社付加ビット用タイムスロット
の時間的位置を検知できなく愈る。このとき同期状態信
号１０３は状態１０１となるのでＡＮＤゲート２１が閉
じて、付加ビット１０４はビット挿入回路２２への入力
を阻止され、ビット挿入回路２２は入力信号１０１をそ
のまま出力信号１０５として出力する。
出力信号１０５は送信装置（図示してない）で送信信号
に変換され送出される。
に変換され送出される。
以上詳細に説明したように、本発明はフレーム同期手段
で正常にフレーム同期がとれないとき付加ビットのビッ
ト付加手段への入力を阻止するという手段を用いるので
、本発明のビット付加装置をディジタル通信システムに
使用すれば、局間伝送特性の劣化やフレーム同期手段の
故障などでフレーム同期信号が正常に抽出できないとき
も、主信号は付加ビットで損なうむとなく正常に伝送で
きるという効果がある。
で正常にフレーム同期がとれないとき付加ビットのビッ
ト付加手段への入力を阻止するという手段を用いるので
、本発明のビット付加装置をディジタル通信システムに
使用すれば、局間伝送特性の劣化やフレーム同期手段の
故障などでフレーム同期信号が正常に抽出できないとき
も、主信号は付加ビットで損なうむとなく正常に伝送で
きるという効果がある。
第１図は本発明のビット付加装置の一実施例を示すブロ
ック図である〇 １・・・・・・フレーム同期部、２・・・・・・ビット
付加部、２１・・・・・・ＡＮＤゲート、２２・・・・
・・ビット挿入回路。 １ｏ２：フレーム心Ｉ百櫓う ／ρ第２ ぷ力４
Ｆｇ、”）ｙｏ３ ：ｒ＠１哨１大’ｅ、４に’９豪１
侶
ック図である〇 １・・・・・・フレーム同期部、２・・・・・・ビット
付加部、２１・・・・・・ＡＮＤゲート、２２・・・・
・・ビット挿入回路。 １ｏ２：フレーム心Ｉ百櫓う ／ρ第２ ぷ力４
Ｆｇ、”）ｙｏ３ ：ｒ＠１哨１大’ｅ、４に’９豪１
侶
Claims (1)
- 付加ビット用タイムスロットを有するフレーム構成の入
力信号からフレーム同期信号を抽出するフレーム同期手
段と、前記フレーム同期信号により前記入力信号に付加
ビットを挿入するビット付加手段とを具備するビット付
加装置において、前記ビット付加手段は、前記フレーム
同期手段が前記フレーム同期信号を抽出できないとき前
記付加ビットの入力を阻止する制御手段を備えることを
特徴とするビット付加装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60097147A JPS61255142A (ja) | 1985-05-08 | 1985-05-08 | ビツト付加装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60097147A JPS61255142A (ja) | 1985-05-08 | 1985-05-08 | ビツト付加装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61255142A true JPS61255142A (ja) | 1986-11-12 |
| JPH0548977B2 JPH0548977B2 (ja) | 1993-07-23 |
Family
ID=14184458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60097147A Granted JPS61255142A (ja) | 1985-05-08 | 1985-05-08 | ビツト付加装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61255142A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5784645A (en) * | 1980-11-17 | 1982-05-27 | Fujitsu Ltd | By-pass circuit |
| JPS5859250U (ja) * | 1974-12-19 | 1983-04-21 | ジ−メンス・アクチエンゲゼルシヤフト | 情報伝送装置 |
-
1985
- 1985-05-08 JP JP60097147A patent/JPS61255142A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5859250U (ja) * | 1974-12-19 | 1983-04-21 | ジ−メンス・アクチエンゲゼルシヤフト | 情報伝送装置 |
| JPS5784645A (en) * | 1980-11-17 | 1982-05-27 | Fujitsu Ltd | By-pass circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0548977B2 (ja) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0409230B1 (en) | Phase matching circuit | |
| JPS6310835A (ja) | デイジタル伝送方式 | |
| US4876686A (en) | Fault detection signal transmission system | |
| JPS61255142A (ja) | ビツト付加装置 | |
| JPH04142823A (ja) | データ伝送方式 | |
| JPH04185135A (ja) | デジタル通信網のストップビット調整装置 | |
| JPS6231229A (ja) | 中継装置 | |
| JPS61111033A (ja) | フレ−ム同期方式 | |
| JP2864530B2 (ja) | フレーム同期監視方式 | |
| JPS6355264B2 (ja) | ||
| JPH0435937B2 (ja) | ||
| JPS61251244A (ja) | 補助信号伝送回路 | |
| JPS592461A (ja) | 擬似同期防止方式 | |
| JPS58150346A (ja) | デ−タ伝送装置 | |
| JPH0661965A (ja) | 同期制御方式 | |
| JP2000134190A (ja) | データ送信装置およびデータ通信装置 | |
| JPS63197137A (ja) | フレ−ム同期方式 | |
| JPH1041928A (ja) | 位相調整装置 | |
| JPH01229537A (ja) | フレーム同期方式 | |
| JPH05336099A (ja) | Ａｔｍセル先頭同期方法 | |
| JPS62183633A (ja) | デ−タ伝送装置 | |
| JPH0456545A (ja) | 時刻同期制御方式 | |
| JPS62183634A (ja) | デ−タ伝送装置 | |
| JPH04103292A (ja) | 映像デジタル信号の伝送系監視システム | |
| JPH07143113A (ja) | 同期再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |