JPS63197137A - フレ−ム同期方式 - Google Patents

フレ−ム同期方式

Info

Publication number
JPS63197137A
JPS63197137A JP62030203A JP3020387A JPS63197137A JP S63197137 A JPS63197137 A JP S63197137A JP 62030203 A JP62030203 A JP 62030203A JP 3020387 A JP3020387 A JP 3020387A JP S63197137 A JPS63197137 A JP S63197137A
Authority
JP
Japan
Prior art keywords
data
frame
clock
synchronization
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62030203A
Other languages
English (en)
Other versions
JPH07118707B2 (ja
Inventor
Yoshiaki Kaneko
金子 良明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62030203A priority Critical patent/JPH07118707B2/ja
Publication of JPS63197137A publication Critical patent/JPS63197137A/ja
Publication of JPH07118707B2 publication Critical patent/JPH07118707B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 暗号化されたデータ信号の復号処理のためのフレーム同
期方式において、受信データの欠落中は、欠落時間に対
して安定度がよい内部クロックのカウント値を用いて同
期状態を確保し、データが正常に受信されているときに
は、内部クロックのカウント値を再生されたデータクロ
ックのカウント値に一致させることにより、短時間の受
信データの欠落があっても受信データの復号を可能にす
ることができる。
〔産業上の利用分野〕
本発明は、ディジタル無線装置において、暗号化された
データ信号の復号処理のためのフレーム同期方式に関す
る。特に、フレームの使用効率を高め、かつフェージン
グその他の妨害に対しても強いフレーム同期方式に関す
る。
〔従来の技術〕
暗号化されたデータの伝送では、受信側で送信側にフレ
ーム同期をとらなければ、暗号化されたデータ(例えば
音声データ)信号の復号を行なうことができない。
第5図は、ディジタル無線通信において、暗号化(秘話
)された音声データを伝送するための従来例フレーム構
成図である。
暗号化された音声データ!yo1,503は小さなブロ
ックに分割され、暗号化された音声データを復号するた
めの復号情報505.507が各ブロックの先頭に付加
される。したがって、フェージングその他の原因により
受信データに欠落が発生して再生クロックが乱れ、フレ
ーム同期がずれてしまった場合でも、次のブロックの復
号情報が正しく受信されたならば、そのブロックの音声
データは正しく受信復号できるようになっている。
このように、暗号化された音声データと、それを復号す
るための復号情報とが1対lに対応し、しかも細かく分
割されているので、フェージングその他の影響を受けた
場合でも、ただちに正常動作へ復帰させることができる
〔発明が解決しようとする問題点〕
復号情報は、その伝送中にフェージングその他の原因に
より、また伝送誤りにより、その一部に欠落あるいは誤
りが生じた場合には、次の伝送データの復号が不可能に
なるために、冗長性を持たせたビット構成にする必要が
あり、一般に長くなる傾向にある。暗号化強度(復号の
困難さ)を高める場合にも同様である。
一方、音声データなどは、フェージングなどにより音声
データの復号が不可能になった場合に、音声の途切時間
をできるだけ短くするためにあまり長くできない。
このように、従来のフレーム同期方式では、■復号情報
を周期的に送らなければならない、■伝送データ長は長
くできない、などの理由でフレームの使用効率が悪かっ
た。
本発明は、このような従来の問題点を解決するもので、
暗号化データの伝送において、フレームの使用効率を高
め、かつフェージングその他の原因による誤同期状態を
回避できるフレーム同期方式を提供することを目的とす
る。
〔問題点を解決するための手段〕
第1図は、本発明の原理ブロック図である。
本発明のフレーム同期方式に使用される信号のフレーム
構成は、データフレーム内に同期制御用の情報が挿入さ
れた構成である。
図において、同期検出手段101は、受信データを入力
し、同期制御用の情報を検出して同期状態であるか否か
を判断する。
データクロックカウンタ103は、データ信号から再生
されたデータクロックでカウントする。
内部クロックカウンタ105は、マスタクロツタを分周
してデータクロックに対応したクロックレートを有する
内部クロックでカウントする。
スイッチ手段107は、同期検出手段101が同期状態
であることを検出しているときに、データクロックカウ
ンタ103のカウント値を内部クロックカウンタ105
へ移ス。
フレーム同期制御手段109は、内部クロックカウンタ
105のカウント値からフレーム番号を決定し、このフ
レーム番号から得られたカウント値がデータクロックカ
ウンタ103のカウント値に相当するように、データク
ロックのスタッフディスタップを制御する。
、〔作 用〕 本発明のフレーム同期方式に用いられるフレームは、細
かく分けられたデータブロックに短い同期制御用の情報
が挿入された構成である。
この同期制御用の情報が受信されているときには、内部
クロックカウンタ105およびデータクロックカウンタ
103の両カウント値が相応するようにし、フレーム同
期制御手段109において、データクロックに応じたス
タッフディスタッフを行なうことにより、フレーム同期
をとることができる。
また・フェージングその他の原因により、受信信号レベ
ルが低下し、受信データに欠落が生じるような事態にな
った場合には、フェージング同期制御手段109におい
て、内部クロックカウンタ105のカウント値にデータ
クロックカウンタ103のカウント値が相当するように
、データクロックのスタッフディスタッフを行なうこと
により、フレーム同期を容易にとることができる。
〔実施例〕
以下、図面に基づいて本発明の実施例について詳細に説
明する。
第2図は、本発明のフレーム同期方式に用いられるフレ
ーム構成例を示す図である。
フレームへフダ201は、音声データの復号のための情
報であり、暗号化された音声データ203.205が細
めζく分割されて配置され、その間に同期制御用の情報
としてユニークワード(UW)207.209が挿入さ
れる。
第3図は、本発明の一実施例のブロック構成図である。
!、    と 1゛との、・ − ここで、本発明の実施例と第1図上の対応関係を示して
おく。
同期検出手段101は、シフトレジスタ301と、1フ
レームカウンタ303と、ユニークワード判定回路30
5と、同期保護回路310に相当する。
データクロックカウンタ103は、データクロックカウ
ンタ321に相当する。
内部クロックカウンタ105は、内部クロック゛カウン
タ323に相当する。
スイッチ手段107は、スイッチ331に相当する。
フレーム同期制御手段109は、内部クロックカウンタ
323のカウント値からフレーム番号を決定し、フレー
ム番号からデータクロックカウンタ321のカウント値
を演算する演算回路341と、演算されたカウント値と
データクロックカウンタ321のカウント値とを比較し
て一致するようにデータクロックのスタッフディスタッ
フを制御する信号を送出するクロックパルス制御回路3
43と、スタッフディスタッフ回路345に相当する。
]濱へl戊 以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
第3図において、受信データは、ユニークワードの語長
(例えば8ビツト)を有するシストレジスタ301とス
タッフディスタッフ回路345に入力される。データク
ロックを入力し1フレ一ム分のカウントを行なう1フレ
ームカウンタ303の出力は、シフトレジスタ301の
出力とともに、ユニークワード判定回路305に接続さ
れる。ユニークワード判定回路305の出力は、同期保
護回路310に接続される。
内部マスタクロック325の出力は、ディジタルPLL
回路327および分周器329に接続される0分周比は
、データクロックと等しいクロックレートを得る値であ
る。ディジタルPLL回路327の出力はデータクロッ
クカウンタ321に接続され、分周器329の出力は内
部クロックカウンタ323に接続される。データクロッ
クカウンタ3210カウント値出力は、スイッチ331
を介して内部クロックカウンタ323のプリセット端子
に接続される。スイッチ331の切換制御端子には、同
期保護回路310の出力が接続され、る。
内部クロックカウンタ323の出力は、そのカウント値
からフレーム番号を決定し、フレーム番号からデータク
ロックカウンタ321のカウント値を演算する演算回路
341に接続される。演算回路341の出力と、データ
クロックカウンタ321の出力は、クロックパルス制御
回路343に接続され、各カウント値が一致するように
データクロックのスタッフディスタッフを制御する信号
をスタッフディスタップ回路345に送出する。
スタッフディスタップ回路345からフレーム同期がと
られたデータが取り出される。
同期保護回路310は、データクロックカウント値32
10カウント値を内部クロックカウンタ323に移すた
めの条件を与える誤同期防止カウンタ311と、ユニー
クワードの誤同期を防止するための後方保護カウンタ3
12と、ユニークワードの同期はずれを防止するための
前方保護カウンタ313と、誤同期防止段数Asおよび
後方保護段数BC(AS>BC)をそれぞれ誤同期防止
カウンタ311および後方保護カウンタ312にプリセ
ットするプリセント回路314,315と、各カウンタ
311,312,313のカウント値と誤同期防止段数
AS、後方保護段数BC,前方保護段数FCとをそれぞ
れ比較して一致するか否か(カウント値が最大値になっ
たか否か)を判断するカウント値判定回路316.31
7,318と、その他ゲート回路などを含む。
カウント値判定回路316の出力(誤同期防止カウンタ
311のカウント値と誤同期防止段数ASが一致したこ
とを示す)は、スイッチ331の切換制御端子に接続さ
れる。カウント値判定回路317の出力(後方保護カウ
ンタ312のカウント値と後方保護段数BCが一致いた
ことを示す)は、演算回路341に接続される。
なお、フレームヘッダ201の最後が検出されたときに
は、データクロックカウンタ321および内部クロック
カウンタ323がリセットされ、また、同期保護回路3
10の各プリセット回路314.315に対してトリガ
を与える構成である。
m、     +λ肱作 第4図は、フェージング時の各クロックおよび受信信号
の状態を説明する動作説明図である。
以下、第2図ないし第4図を参照して本発明実施例の動
作について説明する。
データ信号から再生されたデータクロックと、内部クロ
ック(水晶発振器の自動発振による内部マスククロック
325と分周器329を介して得られたクロック)とに
、それぞれ同期してカウントするデータクロックカウン
タ321および内部クロックカウンタ323は、データ
信号が受信されて復号用の情報(フレームヘッダ201
)が得られたときに、リセットされてカウントが開始さ
れる。
正常受信が行なわれているときには、ユニークワード判
定回路305および同期保護回路310において、ユニ
ークワード(UW)が検出されており、スイッチ331
が閉じて、データクロックカウンタ321のカウント値
が内部クロックカウンタ323に移される(プリセット
される)。したがって、演算回路341ではデータクロ
ックカウンタ321のカウント値と等しいカウント値が
得られている。すなわち、内部クロックとデータクロッ
クとは完全に同期状態であり、スタッフディスタップ回
路345では所定のタイミングでユニークワードの抜き
取りが行なわれ、データのみが抽出される。
ここで、フェージングその他の原因により、受信信号レ
ベルが低下して受信データに欠落が生じた場合(第4図
斜線部分)には、スイッチ331が開となり、内部クロ
ックカウンタ323は分周器329から出力される内部
クロックをカウントする。すなわち、データクロックカ
ウンタ321のカウント値が乱れても、演算回路341
で内部クロックカウンタ323のカウント値から得られ
たカウント値(データブロックが受信され始めてから何
番目であるか)により、クロックパルス制御回路343
はそれらが等しくなるようにスタッフディスタップ回路
345に対して、データクロックのスタッフディスタッ
フ制御を行なう。
スタッフディスタップ回路345では、データクロック
のずれを補正するように動作する。すなわち、第4図に
示す例ではデータクロックが乱れてカウントが先行した
場合であり、このときにはクロックパルス制御回路34
3は、スタッフディスタッフ回路345に対してフレー
ム番号L+1のところでデータクロックのスタッフ(間
引き)を行なう。
このように、受信データに欠落が生じても、データクロ
ツタに代わって内部クロックがフレーム同期をとること
ができる。
なお、本発明のフレーム同期方式では、内部クロックの
精度が安定度が比較的よい(大数ppm )ことを利用
しており、したがって内部クロックがデータクロックに
対して、1/2フレ一ム分ずれるまでの受信データの欠
落がない限り、フレーム同期がとられ正しく復号を行な
うことができる。
すなわち、たとえば1フレーム、を128ビツト、クロ
ックレートを16kHzとし、内部クロックの安定度を
±3ρplとすると、約11分までの欠落に対応するこ
とができる。これは、フェージングその他の原因により
通常考えられる受信信号レベルの低下の時間に比べて、
充分に余裕のある時間である。
さらに、正常な受信が行なわれているときには、常に内
部クロックとデータクロックの各カウント値が一致する
ように動作するので、内部クロックの安定度が問題とな
ることはない。
〔発明の効果〕
上述したように、本発明によれば、細かく分割されたデ
ータブロックに対して、短い同期制御用の情報(ユニー
クワード)を付けてフレーム同期制御を行なっているの
で、フレームの使用効率の改善効果がすぐれている。た
とえば、120ビツトのデータに対して8ビツトのユニ
ークワードを付けた場合には、フレーム使用効率は約9
3%である。
また、フェージングその他の障害に対しても、データブ
ロックが細か(分けられているので、復号処理における
実用上の問題はほとんどない。また、データブロックが
短いので、スタッフディスタップ処理のためのメモリを
小さくすることができる。
このように、本発明はフレームの使用効率を下げること
なく、フェージングその他の障害による受信データ欠落
が発生しても、誤りなく受信データを復号することがで
きる優れた効果がある。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明のフレーム構成例を示す図、第3図は本
発明の一実施例のブロック構成図、第4図はフェージン
グ時の動作説明図、第5図は従来例フレーム構成図であ
る。 図において、 101は同期検出手段、 103はデータクロックカウンタ、 105は内部クロックカウンタ、 107はスイッチ手段、 109はフレーム同期制御手段、 301はシフトレジスタ、 303は1フレームカウンタ、 305はユニークワード判定回路、 310は同期保護回路、 311は誤同期防止カウンタ、 312は後方保護カウンタ、 313は前方保護カウンタ、 314.315はプリセット回路、 316〜318はカウント値判定回路、321はデータ
クロックカウンタ、 323は内部クロックカウンタ、 325は内部マスタクロツタ、 327はディジタルPLL回路、 329は分周器、 331はスイッチ、 341は演算回路、 343はクロックパルス制御回路1 .345はスタッフディスタップ回路である。 キット日月やジ1.フ゛ロ、、、71刃1カ〔5シ士と
イ列7L−l\Aミー)、万さご1)り第2図 /4疋法例フL−4構■日 第5図

Claims (1)

  1. 【特許請求の範囲】 データフレーム内に同期制御用の情報が挿入されたフレ
    ーム構成の信号を用い、 受信データを入力し、前記同期制御用の情報を検出して
    同期状態であるか否かを判断する同期検出手段(101
    )と、 データ信号から再生されたデータクロックでカウントす
    るデータクロックカウンタ(103)と、マスタクロッ
    クを分周して前記データクロックに対応したクロックレ
    ートを有する内部クロックでカウントする内部クロック
    カウンタ(105)と、 同期検出手段(101)が同期状態であることを検出し
    ているときに、データクロックカウンタ(103)のカ
    ウント値を内部クロックカウンタ(105)へ移すスイ
    ッチ手段(107)と、内部クロックカウンタ(105
    )のカウント値からフレーム番号を決定し、このフレー
    ム番号から得られたカウント値がデータクロックカウン
    タ(103)のカウント値に相当するように、前記デー
    タクロックのスタッフディスタップを制御するフレーム
    同期制御手段(109)と を備えたことを特徴とするフレーム同期方式。
JP62030203A 1987-02-12 1987-02-12 フレ−ム同期方式 Expired - Lifetime JPH07118707B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62030203A JPH07118707B2 (ja) 1987-02-12 1987-02-12 フレ−ム同期方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62030203A JPH07118707B2 (ja) 1987-02-12 1987-02-12 フレ−ム同期方式

Publications (2)

Publication Number Publication Date
JPS63197137A true JPS63197137A (ja) 1988-08-16
JPH07118707B2 JPH07118707B2 (ja) 1995-12-18

Family

ID=12297181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62030203A Expired - Lifetime JPH07118707B2 (ja) 1987-02-12 1987-02-12 フレ−ム同期方式

Country Status (1)

Country Link
JP (1) JPH07118707B2 (ja)

Also Published As

Publication number Publication date
JPH07118707B2 (ja) 1995-12-18

Similar Documents

Publication Publication Date Title
US5430740A (en) Indication of data blocks in a frame received by a mobile phone
EP0409230B1 (en) Phase matching circuit
CA1279116C (en) Digital sequence polarity detection with adaptive synchronization
JPS63197137A (ja) フレ−ム同期方式
CA2052811C (en) Framing bit sequence detection in digital data communication systems
JPH1013385A (ja) パケットデータ誤り訂正方法及び装置並びにパケット受信装置
JP2785755B2 (ja) ヒットレス切替装置
JP2677331B2 (ja) フレーム同期保護回路
JPH0435937B2 (ja)
JP2705442B2 (ja) 同期方式
JP2867495B2 (ja) ヒットレス切替方式
JP2656345B2 (ja) デイジタル信号伝送装置
EP1480370A1 (en) Transmission data frame synchronization method and transmission data frame synchronization circuit
JP2621606B2 (ja) 回線切替方式
JPH0221183B2 (ja)
GB2133954A (en) Receiver for a digital data communication system
JPS5912059B2 (ja) デジタル通信方式の同期方法
JPH04239832A (ja) フレーム同期回路
JPS5989050A (ja) フレ−ム同期引込み方式
JPH0430772B2 (ja)
JPS63261924A (ja) 音声復号化装置
JPH01174039A (ja) 誤り訂正方式
JPH05336099A (ja) Atmセル先頭同期方法
JPH08147179A (ja) データ乗換制御回路
JPH06326700A (ja) 同期信号処理回路