JPH01174039A - 誤り訂正方式 - Google Patents

誤り訂正方式

Info

Publication number
JPH01174039A
JPH01174039A JP33211187A JP33211187A JPH01174039A JP H01174039 A JPH01174039 A JP H01174039A JP 33211187 A JP33211187 A JP 33211187A JP 33211187 A JP33211187 A JP 33211187A JP H01174039 A JPH01174039 A JP H01174039A
Authority
JP
Japan
Prior art keywords
error correction
correction processing
signal
transmission
terminal device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33211187A
Other languages
English (en)
Inventor
Koji Kato
浩司 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP33211187A priority Critical patent/JPH01174039A/ja
Publication of JPH01174039A publication Critical patent/JPH01174039A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の分野) この発明は、伝送路の状態により、誤り訂正処理の実行
、非実行を選択可能とした誤り訂正方式(従来の技術) 従来、例えば電源重畳方式の伝送システムにおける誤り
訂正方式では、伝送路のエラー状況に拘らず、常時当該
方式に従った冗長ビットを送信データに付加して、誤り
訂正、検出を行なうのが通例である。
ところで、一般にこの種の伝送システムにおいては、伝
送路のエラー状況か良好な場合、むしろ誤り訂正を行な
わない方が伝送効率が向上する。
しかしながら、このような従来の誤り訂正方式にあって
は、誤り訂正用処理装置が伝送装置と一体に構成されて
いるため、誤り訂正処理装置だけを分離することが難し
く、このため伝送路のエラー状況が良好でおるにも拘ら
ず無駄に誤り訂正処理を行なう結果、充分に伝送速度を
上昇させることができないという問題点があった。
(発明の目的) この発明の目的は、伝送路のエラー状況等に応じ、外部
からの信号によって、誤り訂正処理の実行、非実行を容
易に選択可能とした誤り訂正方式を提供することにある
(発明の構成と効果) この発明は上記の目的を達成するために、送信側端末装
置と送信側回線終端装置との間に送信側誤り訂正用51
!XJ!!!装置を、受信側端末装置と受信側回線終端
装置との間には受信側誤り訂正用処理装置をそれぞれ備
え、 前記送信側の誤り訂正用処理装置は、送信側端末装置か
ら送込まれる送信データに対して、誤り訂正用の前処理
を施した後、これを送信側回線終端装置へ送り出す第1
モードと、前記送信側端末装置から送込まれる癲信デー
タに対()で、誤り訂正用の前処理を施すことなく、こ
れを送信側回線終端装置へそのまま送り出す第2モード
とを、外部からの信号により切替可能になされ、前記受
信側の誤り訂正用処理装置は、受信側回線終端装置から
送込まれる信号に対して、誤り訂正用の後処理を施した
後、これを受信側端末装置へ送込む第1モードと、前記
送信側端末装置から送込まれる受信データに対して、誤
り訂正用の後処理を施すことなく、これをそのまま受信
側回線終端装置へ送り出す第2L−ドとを、外部からの
信号により切替可能になされ、 伝送路の状態により、誤り訂正処理の実行、非実行を選
択可能としたことを特徴とするものである。
このような構成によれば、伝送路の状態により、誤り訂
正処理の実行、非実行を例えば端末装置あるいは回線終
端装置側からの制御で自由に選択が可能となる。
(実施例の説明) 第1図は本発明方式が適用されるデータ伝送システム全
体の構成を概略的に示すブロツ図である。
同図に示されるように、このデータ伝送システムは、送
信側端末装置1と送信側回線終端装置3との間に送信側
誤り訂正用処理装置2を、また受信側回線終端装置4と
受信側端末装置6との間には受信側誤り訂正用処理装置
5をそれぞれ介挿して構成されている。
そして、送信側回線終端装置3と受信側回線終端装置4
との間は、電源線からなる伝送路7によって結ばれてお
り、いわゆる電源重畳方式によりデータの送受を行なう
ようになされている。
次に、第2図を参照しながら、送信側の誤り訂正用処理
装置2の構成について説明する。
同図において、端末装置1はクロック(102>に同期
して、送信データ(101)を送信する。
回線終端装置3は、クロック(108)に同期して、後
述する如く必要により誤り訂正処理が施されたデータ(
107)を送信信号(109)として、伝送路7上に送
出する。
(7,4)ハミング符号器21は、シリアル送信されて
くる送信データ(101:)をハミング符号化し、信号
(105)として出力するもので、シフトレジスタ、フ
リップフロップ、E−ORゲート等で構成される。
クロック回路22は、各種のタイミング信号を生成する
もので、カウンタ、シフトレジスタ等から構成され、外
部制御により分局比を変更可能になされている。
同期パターン発生回路23からは、所定の同期パターン
が発生するようになされている。
同期パターン/データ切替機24では、ハミング符号器
21の出力信号(105)に対して、同期パターンを付
加するようになされている。
誤り訂正方式切替回路25は、2系統の入力信号(10
1)、(106’のいずれかを出力信号(107)とし
て回線終端装置3に送り出すことが可能になされ、その
切替えはORゲート26の出力で制御される。
次に、第3図を参照しながら、受信側の誤り訂正用処理
装置の構成について説明する。
同図において、端末装置6はクロック(118)に同期
して受信データ(117)を取込むようになされている
回線終端装置4は、クロック(111)に同期して、伝
送路7の信号(109)から受信信号(110)を取出
すようになされている。
(7,4>ハミング復号器51は、同期パターン/デー
タ切替機51から得られる信号(115>を復号化し、
これを外部クロックに同期して信号(114)とじて出
力する。
クロック回路53は、各種のタイミング信号を生成する
もので、カウンタ、シフトレジスタ等から構成されてお
り、また外部制御により分周比を変更可能になされてい
る。
同期パターン検出回路54は、受信データ(110)の
中から同期パターンを検出し、誤り訂正用の同期信号を
出力する回路でおり、この同期信号によってクロック回
路53の同期がとられるようになされている。
誤り訂正方式切替回路55は、2系統の入力信号(11
0)、(114)の中からいずれかを選択し、これを出
力信号(117)として端末装置6へ出力する回路であ
り、例えばNANDゲートで構成される。また、この切
替えは、ORゲート56の出力で制御される。
次に、以上の構成よりなるデータ伝送システムの動作を
、誤り訂正処理を実行する場合と、実行しない場合とに
分けて説明する。
まず、第4図および第6図を参照しながら、誤り訂正処
理を実行する場合について説明する。
第4図に示されるように、端末装置1からの送信データ
(101)は、クロック(102)に同期している。こ
のクロック(102)は、クロック回路22において、
回線終端装@3から送られてくるクロック(’!08)
を2分周したものである。
端末装置1からの送信データ(101)は、(7,4>
ハミング符号器21においてハミング符号化される。ハ
ミング符号化に際する動作のタイミングは、クロック(
108)と同一のタイミングとする。このため、(7,
4>ハミング符号器21の出力データ(105)は、ク
ロック(108)と同期したタイミングとなり、端末装
置1からのデータに対しちょうど2倍の速度となる。
次いで、シリアルデータ(105)の先頭には、同期パ
ターン/データ切替機24の作用によって、同期パター
ンが付加される(106)。
一方、誤り訂正方式切替回路25の切替状態は、端末装
置1からの制御信号(103)または回線終端装置3か
らの信@(104)によって、信号(106)側へ切替
g2定されており、このため切替回路25の出力は信号
(106)となり、クロック(108)と同期している
から、誤り訂正符号化されたデータ(109)が、回線
終端装置3を経由して伝送路7へ出力される。なお、符
号化したデータ7ビツトに1ビツトさらに冗長ビットを
この際付加する。
一方、第6図に示されるように、受信側の誤り訂正用処
理装置5では、伝送データ(109)から回線終端装置
4の作用によって、クロック(111)と復調データ(
110)とを分離出力させる。
復調データ(110)は同期パターン検出回路54に送
られ、ここで復号器の同期用信号(116)が検出され
る。
次いで、同期パターン/データ切替機51では、復調デ
ータ(110)から同期パターンの分離処理が行なわれ
、また(7.4)ハミング復号器51において、ハミン
グ復号処理が行なわれ、これにより誤り訂正がなされ受
信データ(114)が取出される。
このとき、データの連続性を保つために、復号出力(1
14)の速度は、受信クロック(111)の1/2(1
18)とされる。
誤り訂正方式切替回路55は、回線終端装置4または端
末装置6からの制御信号によってハミング復号器51側
へ切替設定されている。
また、クロック(118)は、受信クロック(111)
の1/2の速度に設定されている。
従って、端末装置6には、伝送路7でのデータ伝送速度
(109)のちょうど1/2の速度でデータが送込まれ
ることとなる。
次に、誤り訂正処理を実行しない場合における動作を、
第5図および第7図を参照しながら説明する。
この場合、第5図に示されるように、端末装置1からの
送信データ(101)は、クロック(102)に同期し
ている。
また、誤り訂正処理を実行しない場合、クロック回路2
2の分周比は外部制御信号により切替えられ、クロック
(102)とクロック(108)とは同一になされでい
る。
この場合、端末装置1または回線終端装置3の制御信号
(103)、(104)により、誤り訂正方式切替回路
25は、送信データ(101)側に切替設定されている
このため、端末装置1からのデータ(101)は、誤り
訂正方式切替回路25を経由して信号(107)となり
、回線終端装置3から信号(109)として伝送路7へ
と送出される。
つまり、この場合には送信データ(101)には同期パ
ターンが付加されることはなく、またこのときクロック
(108)が伝送路7の最大伝送速度であれば、最大の
効率をもってデータ伝送が可能となる。
一方、第7図に示されるように、受信側の誤り訂正用処
理装置5では、タロツク回路53の作用により、端末装
置6へのクロック(118)を回線終端装置4の出力ク
ロック(111)と同一としている。
また、誤り訂正方式切替回路55では、回線終端装置4
または端末装置6からの制御信号(112)、(113
)によって、受信データ(110)が選択されている。
このため、伝送路7のデータがそのまま端末装置6の入
力となる(ステップ101)。
このように、以上の実施例によれば、誤り訂正用処理装
置内に誤り訂正用同期回路および訂正切替回路を内蔵す
ることにより、電気的に誤り訂正処理の実行、−非実行
の切替が容易となり、同一装置を用い伝送効率の良いデ
ータ伝送が可能となる。
また、(7,4)ハミング復号器のシンドローム計算を
2Nbps(伝送路上での伝送レートをNb1)Sとす
る)とすことにより、復号器出力をN/2bpsで、し
かも連続なデータとすることができる。
また、誤り訂正処理装置を全てハードロジックで構成し
、回線路Da装置および端末装置からのクロックで動作
するようにしたため、伝送速度の変更は回線終端装置お
よび端末装置のクロックを変更するだけで可能となる等
の効果がある。
【図面の簡単な説明】
第1図は本発明方式が適用されるデータ伝送システムの
構成を概略的に示すブロック図、第2図は送信側誤り訂
正用処理装置の構成を示すブロック図、第3図は受信側
誤り訂正用処理装置の構成を示すブロック図、第4図は
誤り訂正処理実行時における送信側誤り訂正処理装置の
動作を示すタイムチャート、第5図は誤り訂正処理非実
行時における送信側誤り訂正用処理装置の動作を示すタ
イムチャート、第6図は誤り訂正処理実行時における受
信側誤り訂正処理装置の動作を示すタイムチャート、第
7図は誤り訂正処理非実行時における受信側誤り訂正用
処理装置の動作を示すタイムチャートである。 1・・・送信側端末装置 2・・・送信側誤り訂正用処理装置 3・・・送信側回線終端装置 4・・・受信側回線終端装置 5・・・受信側誤り訂正用処理装置 6・・・受信側端末装置

Claims (1)

    【特許請求の範囲】
  1. (1)送信側端末装置と送信側回線終端装置との間に送
    信側誤り訂正用処理装置を、受信側端末装置と受信側回
    線終端装置との間には受信側誤り訂正用処理装置をそれ
    ぞれ備え、前記送信側の誤り訂正用処理装置は、送信側
    端末装置から送込まれる送信データに対して、誤り訂正
    用の前処理を施した後、これを送信側回線終端装置へ送
    り出す第1モードと、前記送信側端末装置から送込まれ
    る送信データに対して、誤り訂正用の前処理を施すこと
    なく、これを送信側回線終端装置へそのまま送り出す第
    2モードとを、外部からの信号により切替可能になされ
    、 前記受信側の誤り訂正用処理装置は、受信側回線終端装
    置から送込まれる信号に対して、誤り訂正用の後処理を
    施した後、これを受信側端末装置へ送込む第1モードと
    、前記送信側端末装置から送込まれる受信データに対し
    て、誤り訂正用の後処理を施すことなく、これをそのま
    ま受信側回線終端装置へ送り出す第2モードとを、外部
    からの信号により切替可能になされ、 伝送路の状態により、誤り訂正処理の実行、非実行を選
    択可能としたこと、 を特徴とする誤り訂正方式。
JP33211187A 1987-12-28 1987-12-28 誤り訂正方式 Pending JPH01174039A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33211187A JPH01174039A (ja) 1987-12-28 1987-12-28 誤り訂正方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33211187A JPH01174039A (ja) 1987-12-28 1987-12-28 誤り訂正方式

Publications (1)

Publication Number Publication Date
JPH01174039A true JPH01174039A (ja) 1989-07-10

Family

ID=18251276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33211187A Pending JPH01174039A (ja) 1987-12-28 1987-12-28 誤り訂正方式

Country Status (1)

Country Link
JP (1) JPH01174039A (ja)

Similar Documents

Publication Publication Date Title
US4009469A (en) Loop communications system with method and apparatus for switch to secondary loop
EP0688447B1 (en) De-skewer for serial data bus
US4475212A (en) Frequency-independent, self-clocking encoding technique and apparatus for digital communications
JP2621614B2 (ja) 符号誤り検出回路
JPH0459819B2 (ja)
JPH0657010B2 (ja) データコード間でデータ流れを変換するための変換システム
US6385319B1 (en) Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler
US4813044A (en) Method and apparatus for detecting transient errors
EP0066620B1 (en) Circuit for clock recovery
JPH01174039A (ja) 誤り訂正方式
US5510786A (en) CMI encoder circuit
US11258461B2 (en) Data processing device and method
US5003540A (en) Error correction coding and decoding circuit for digitally coded information
JPH04270525A (ja) デジタル・データ送信システム
CN112821915B (zh) 数据处理装置与方法
JP2576526B2 (ja) 入出力信号監視回路
JPH0314259B2 (ja)
JPS613529A (ja) 誤り訂正方式
JPS612440A (ja) 並列デ−タ伝送装置
JPH0595566A (ja) デイジタル信号伝送装置
KR880001024B1 (ko) 데이터 전송방법
JPH0817367B2 (ja) データ比較同期式シリアル通信方式
JPH0553419B2 (ja)
JPH03159421A (ja) データ伝送システムにおける最適誤り訂正符号化選択方式
JPS63197137A (ja) フレ−ム同期方式