JPH03159421A - データ伝送システムにおける最適誤り訂正符号化選択方式 - Google Patents
データ伝送システムにおける最適誤り訂正符号化選択方式Info
- Publication number
- JPH03159421A JPH03159421A JP29896589A JP29896589A JPH03159421A JP H03159421 A JPH03159421 A JP H03159421A JP 29896589 A JP29896589 A JP 29896589A JP 29896589 A JP29896589 A JP 29896589A JP H03159421 A JPH03159421 A JP H03159421A
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- error
- detection circuit
- parity
- parity bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 43
- 238000010187 selection method Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 abstract description 38
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概 要］
データを送信側から伝送路を介して受信側へ伝送するデ
ータ伝送システムにおいて、最適な誤り訂正符号化手段
を選択する方式１こ関し，誤り訂正符号化手段を複数用
意して，伝送路の状態に応じて最適な誤り訂正符号化手
段を選択できるようにすることを目的とし， 誤り訂正能力の異なる複数の誤り訂正符号化手段を有し
，受信側で，伝送路における誤りビット数を検出し．こ
の検出された誤りビット数に基づいて、最適な誤り訂正
符号化手段を選択するように構成する。
ータ伝送システムにおいて、最適な誤り訂正符号化手段
を選択する方式１こ関し，誤り訂正符号化手段を複数用
意して，伝送路の状態に応じて最適な誤り訂正符号化手
段を選択できるようにすることを目的とし， 誤り訂正能力の異なる複数の誤り訂正符号化手段を有し
，受信側で，伝送路における誤りビット数を検出し．こ
の検出された誤りビット数に基づいて、最適な誤り訂正
符号化手段を選択するように構成する。
［産業上の利用分野］
本発明は，データを送信側から伝送路を介して受信側へ
伝送するデータ伝送システムにおいて、最適な誤り訂正
符号化手段を選択する方式に関する。
伝送するデータ伝送システムにおいて、最適な誤り訂正
符号化手段を選択する方式に関する。
近年のディジタル通信やコンピュータの発達に伴い、デ
ータ伝送システムの高信頼化を達成するために、伝送路
での誤りを検出し、これを訂正する必要がある。
ータ伝送システムの高信頼化を達成するために、伝送路
での誤りを検出し、これを訂正する必要がある。
［従来の技術コ
従来より、データを送信側から伝送路を介して受信側へ
伝送するデータ伝送システムにおいては、その伝送路で
のエラーレートを改善するために、このシステムに最適
と思われる誤り訂正符号化手段を一種類だけ用意して、
かかる誤り訂正符号化手段を用いて誤り訂正を行なって
いる。
伝送するデータ伝送システムにおいては、その伝送路で
のエラーレートを改善するために、このシステムに最適
と思われる誤り訂正符号化手段を一種類だけ用意して、
かかる誤り訂正符号化手段を用いて誤り訂正を行なって
いる。
［発明が解決しようとする課題］
しかしながら、このような従来の手設では、伝送路の状
態等が変化して、伝送路での誤り率が小さくなったり大
きくなったりした場合は、無駄な冗長度をつけて伝送し
てしまうことになったり、十分に誤りを訂正できなかっ
たりするという問題点がある。
態等が変化して、伝送路での誤り率が小さくなったり大
きくなったりした場合は、無駄な冗長度をつけて伝送し
てしまうことになったり、十分に誤りを訂正できなかっ
たりするという問題点がある。
本発明は，このような問題点に鑑みてなされたもので、
誤り訂正符号化手段を複数用意して、伝送路の状態に応
して最適な誤り訂正符号化手段を選択できるようにした
、データ伝送システムにおける最適誤り訂正符号化選択
方式を提供することを目的とする。
誤り訂正符号化手段を複数用意して、伝送路の状態に応
して最適な誤り訂正符号化手段を選択できるようにした
、データ伝送システムにおける最適誤り訂正符号化選択
方式を提供することを目的とする。
［課題を解決するための手段コ
第１図は本発明の原理ブロック図である。
この第１図に示す本発明のデータ伝送システムにおける
最適誤り訂正符号化選択方式は、データを送信側１００
から伝送路Ｌｏｔを介して受信側１０２へ伝送するデー
タ伝送システムに関するもので、誤り訂正能力の異なる
複数の誤り訂正符号化手段を有し、受信側１０２で、伝
送路１０１における誤りビット数を検出し、この検出さ
れた誤りビット数に基づいて、最適な誤り訂正符号化手
段を選択するように構或されている。
最適誤り訂正符号化選択方式は、データを送信側１００
から伝送路Ｌｏｔを介して受信側１０２へ伝送するデー
タ伝送システムに関するもので、誤り訂正能力の異なる
複数の誤り訂正符号化手段を有し、受信側１０２で、伝
送路１０１における誤りビット数を検出し、この検出さ
れた誤りビット数に基づいて、最適な誤り訂正符号化手
段を選択するように構或されている。
すなわち、送信側１００には、パリティピット生成回路
群↓が設けられており、受信側１０２には、パリティピ
ット検出回路群２，誤リビノト数検出回路３，誤り訂正
回路群４が設けられている．ここで、パリティビット生
成回路群１は複数のパリティビット生成回路で構或され
たもので、パリティビット検出＠路群２は複数のパリテ
ィビット検出回路で構或されたものである。
群↓が設けられており、受信側１０２には、パリティピ
ット検出回路群２，誤リビノト数検出回路３，誤り訂正
回路群４が設けられている．ここで、パリティビット生
成回路群１は複数のパリティビット生成回路で構或され
たもので、パリティビット検出＠路群２は複数のパリテ
ィビット検出回路で構或されたものである。
また、誤りビット数検出回路３は，パリティビット検出
回路群２から誤りビット数を検出して、最適なパリティ
ビノト生成回路，パリティビノト検出回路，誤り訂正回
路を選択するための信号を出力するものである。
回路群２から誤りビット数を検出して、最適なパリティ
ビノト生成回路，パリティビノト検出回路，誤り訂正回
路を選択するための信号を出力するものである。
さらに，誤り訂正回路群４は複数の誤り訂正回路で構戊
されたものである。
されたものである。
［作 用］
上述の本発明のデータ伝送システムにおける最適誤り訂
正符号化選択方式では、受信側１０２の誤りビット数検
出四１３で、伝送路１０１における誤りビット数を検出
し、この検出された誤りビット数に基づいて、最適なパ
リティビット生或回路，パリティピット検出回路，誤り
訂正回路を選択する。
正符号化選択方式では、受信側１０２の誤りビット数検
出四１３で、伝送路１０１における誤りビット数を検出
し、この検出された誤りビット数に基づいて、最適なパ
リティビット生或回路，パリティピット検出回路，誤り
訂正回路を選択する。
［実施例コ
以下、図面を参照して本発明の実施例を説明する。
第２図は本発明の一実施例を示すブロック図であるが、
この実施例にかかるデータ伝送システムにおける最適誤
り訂正符号化選択方式は，第２図に示すように、データ
を送信側１００から伝送路１０１を介して受信側１０２
へ伝送するデータ伝送システムに関するもので、更には
誤り訂正能力の異なる複数の誤り訂正符号化手段を有し
、受信側１０２で，伝送路１０１における誤りビット数
を検出し，この検出された誤りビット数に基づいて、最
適な誤り訂正符号化手段を選択するように構或されてい
る。
この実施例にかかるデータ伝送システムにおける最適誤
り訂正符号化選択方式は，第２図に示すように、データ
を送信側１００から伝送路１０１を介して受信側１０２
へ伝送するデータ伝送システムに関するもので、更には
誤り訂正能力の異なる複数の誤り訂正符号化手段を有し
、受信側１０２で，伝送路１０１における誤りビット数
を検出し，この検出された誤りビット数に基づいて、最
適な誤り訂正符号化手段を選択するように構或されてい
る。
すなわち、送信側１００の符号化部２００には、パリテ
ィピット生成回路群１が設けられるとともに、受信側１
０２の復号化部２０１には，パリティピット検出回路群
２，誤リビッ１・数検出回路３，誤り訂正回路群４が設
けられている。
ィピット生成回路群１が設けられるとともに、受信側１
０２の復号化部２０１には，パリティピット検出回路群
２，誤リビッ１・数検出回路３，誤り訂正回路群４が設
けられている。
ここで、バリテイピット生或回路群１は、相互に異なる
パリテイビット（各パリテイビットとしては、誤り検出
用のほか誤り訂正用としても使用できるものが用いられ
る）を生成する複数のパリティビット生成回路１ １−
ｉ （ｉ＝１． ２． ・・ｎ）と、上記パリティピ
ット生成回路１１−ｉのいずれかを選択するセレクタ１
２とで構或されている。
パリテイビット（各パリテイビットとしては、誤り検出
用のほか誤り訂正用としても使用できるものが用いられ
る）を生成する複数のパリティビット生成回路１ １−
ｉ （ｉ＝１． ２． ・・ｎ）と、上記パリティピ
ット生成回路１１−ｉのいずれかを選択するセレクタ１
２とで構或されている。
パリティピット検出回路群２は，パリティビット生成回
路１１−ｉに対応した複数のパリテイビット検出回路２
１−ｉと、上記パリテイビット検出回路２１−１のいず
れかを選択するセレクタ２２とで構成されている。
路１１−ｉに対応した複数のパリテイビット検出回路２
１−ｉと、上記パリテイビット検出回路２１−１のいず
れかを選択するセレクタ２２とで構成されている。
誤りビット数検出回路３は，パリテイビット検出回路群
２から誤りビット数を検出して，最適なパリティビット
生戒回路１１−ｉ，バリティビソト検出回路２１−ｉ．
誤り訂正回路４１−ｉを選択するための切替信号を出力
するもので、このために、誤りビット数検出部３１，制
御部３２，誤りビット比較部３３を有している。
２から誤りビット数を検出して，最適なパリティビット
生戒回路１１−ｉ，バリティビソト検出回路２１−ｉ．
誤り訂正回路４１−ｉを選択するための切替信号を出力
するもので、このために、誤りビット数検出部３１，制
御部３２，誤りビット比較部３３を有している。
ここで，誤りビット数検出部３１は，パリテイビット検
出回路群２のうちで選択されているパリティビソト検出
回路２１−ｉから伝送路１０１の誤りビット数Ｎを検出
するもので、制御部３２は、選択されているバリテイピ
ット生成回路１１−ｉに対応するパリティビット検出回
路２１−ｉで検出可能なビット数Ｍ情報を出力するもの
で、誤りビット比較部３３は，誤りビット数検出部３１
で検出された誤りビット数Ｎと制御部３２からの設定ビ
ット数Ｍとを比較して、Ｎ≦Ｍなら切替信号は出さない
が．Ｎ＞Ｍなら，更に訂正能力の高いものを選択するた
めの切替信号を出すものである。
出回路群２のうちで選択されているパリティビソト検出
回路２１−ｉから伝送路１０１の誤りビット数Ｎを検出
するもので、制御部３２は、選択されているバリテイピ
ット生成回路１１−ｉに対応するパリティビット検出回
路２１−ｉで検出可能なビット数Ｍ情報を出力するもの
で、誤りビット比較部３３は，誤りビット数検出部３１
で検出された誤りビット数Ｎと制御部３２からの設定ビ
ット数Ｍとを比較して、Ｎ≦Ｍなら切替信号は出さない
が．Ｎ＞Ｍなら，更に訂正能力の高いものを選択するた
めの切替信号を出すものである。
なお、誤りビット比較部３３は，Ｎ＞Ｍなら、Ｍ｛直を
これから選択するパリティビソト倹出回路２１−ｉで検
出可能なビット数に更新させるための信号も出力する。
これから選択するパリティビソト倹出回路２１−ｉで検
出可能なビット数に更新させるための信号も出力する。
誤り訂正回路群４は，パリテイピット生或回路１１−ｉ
に対応した誤り訂正回路４１−ｉと、上記誤り訂正回路
４１−ｉのいずれかを選択するセレクタ４２とで構威さ
れている。
に対応した誤り訂正回路４１−ｉと、上記誤り訂正回路
４１−ｉのいずれかを選択するセレクタ４２とで構威さ
れている。
上述の構成により，送信側１００において、あるパリテ
ィピット生成回路１１−ｉを選択している状態で、受信
側１０２において、パリテイビノト検出回路２１−ｉ，
誤りビット数検出回路３の誤りビット検出部３１で，伝
送路１０１における誤りビッ１・数Ｎを検出し，更には
誤りビット比較部３２で、誤りビット数検出部３工で検
出された誤りビット数Ｎと制御部３２からの設定ビット
数Ｍとを比較する。
ィピット生成回路１１−ｉを選択している状態で、受信
側１０２において、パリテイビノト検出回路２１−ｉ，
誤りビット数検出回路３の誤りビット検出部３１で，伝
送路１０１における誤りビッ１・数Ｎを検出し，更には
誤りビット比較部３２で、誤りビット数検出部３工で検
出された誤りビット数Ｎと制御部３２からの設定ビット
数Ｍとを比較する。
もし、Ｎ≦Ｍなら、最適な誤り訂正符号化モードである
として、切替信号は出さないが、Ｎ＞Ｍなら、更に訂正
能力の高いものを選択するために、セレクタ１２，２２
．４２へ切替信号を出す。これにより、上記のようにし
て検出された誤りビット数Ｎに基づいて，最適なバリテ
イピット生成回路１ｋ−ｉｔバリティビット検出回路２
１−ｉ，誤り訂正回路４１が選択される。なお、このと
き、誤りビット比較部３３からの信号に基づき、制御部
３２で設定されるＭ値が、これから選択するパリテイピ
ット検出回路２１−ｉで検出可能なビット数に更新され
る。
として、切替信号は出さないが、Ｎ＞Ｍなら、更に訂正
能力の高いものを選択するために、セレクタ１２，２２
．４２へ切替信号を出す。これにより、上記のようにし
て検出された誤りビット数Ｎに基づいて，最適なバリテ
イピット生成回路１ｋ−ｉｔバリティビット検出回路２
１−ｉ，誤り訂正回路４１が選択される。なお、このと
き、誤りビット比較部３３からの信号に基づき、制御部
３２で設定されるＭ値が、これから選択するパリテイピ
ット検出回路２１−ｉで検出可能なビット数に更新され
る。
このように、伝送路１０１の状態によって、誤り訂正符
号化モードを切り替えることにより、伝送路誤りが大き
いときでも小さいときでも、十分な品質を保った範囲で
、最も冗長度の小さい効果的なデータ伝送を実現するこ
とができ、これにより誤り訂正精度および伝送効率の向
上におおいに寄与しうるのである。
号化モードを切り替えることにより、伝送路誤りが大き
いときでも小さいときでも、十分な品質を保った範囲で
、最も冗長度の小さい効果的なデータ伝送を実現するこ
とができ、これにより誤り訂正精度および伝送効率の向
上におおいに寄与しうるのである。
［発明の効果］
以上詳述したように、本発明のデータ伝送システムにお
ける最適誤り訂正符号化選択方式によれば、伝送路にお
ける誤りに適した誤り訂正符号化手段を選択することが
でき、これにより誤り訂正精度や伝送効率の向上におお
いに寄与しうるという利点がある。
ける最適誤り訂正符号化選択方式によれば、伝送路にお
ける誤りに適した誤り訂正符号化手段を選択することが
でき、これにより誤り訂正精度や伝送効率の向上におお
いに寄与しうるという利点がある。
第工図は本発明の原理ブロック図、
第２図は本発明の一実施例を示すブロック図である。
図において、
１はパリティピット生戊回路群、
２はパリティビット検出回路群・
３は誤りビット数検出回路、
４は誤り訂正回路群、
１１−１はパリティピット生或回路，
１２はセレクタ、
２１−ｉはバリティピット検出回路，
２２はセレクタ、
３１は誤りビット検出部、
３２は制御部、
３３は誤りビット比較部、
４１−ｉは誤り訂正回路、
４２はセレクタ、
１００は送信側、
１０１は伝送路、
１０２は受信側，
２００は符号化部、
２０１は復号化部である。
Claims (1)
- 【特許請求の範囲】 データを送信側（１００）から伝送路（１０１）を介し
て受信側（１０２）へ伝送するデータ伝送システムにお
いて、 誤り訂正能力の異なる複数の誤り訂正符号化手段を有し
、 受信側（１０２）で、該伝送路（１０１）における誤り
ビット数を検出し、この検出された誤りビット数に基づ
いて、最適な誤り訂正符号化手段を選択することを 特徴とする、データ伝送システムにおける最適誤り訂正
符号化選択方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29896589A JPH03159421A (ja) | 1989-11-17 | 1989-11-17 | データ伝送システムにおける最適誤り訂正符号化選択方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29896589A JPH03159421A (ja) | 1989-11-17 | 1989-11-17 | データ伝送システムにおける最適誤り訂正符号化選択方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03159421A true JPH03159421A (ja) | 1991-07-09 |
Family
ID=17866478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29896589A Pending JPH03159421A (ja) | 1989-11-17 | 1989-11-17 | データ伝送システムにおける最適誤り訂正符号化選択方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03159421A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856988A (en) * | 1995-03-23 | 1999-01-05 | Nec Corporation | Method and apparatus for data transmission |
| WO2005013542A1 (ja) * | 2003-08-05 | 2005-02-10 | Fujitsu Limited | 再生中継方法及びその装置 |
-
1989
- 1989-11-17 JP JP29896589A patent/JPH03159421A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856988A (en) * | 1995-03-23 | 1999-01-05 | Nec Corporation | Method and apparatus for data transmission |
| WO2005013542A1 (ja) * | 2003-08-05 | 2005-02-10 | Fujitsu Limited | 再生中継方法及びその装置 |
| US7844883B2 (en) | 2003-08-05 | 2010-11-30 | Fujitsu Limited | Regenerative relay system and regenerative relay apparatus |
| US8023430B2 (en) | 2003-08-05 | 2011-09-20 | Fujitsu Limited | Regenerative relay system and regenerative relay apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0812612B2 (ja) | 誤り訂正方法及び装置 | |
| CN108694918B (zh) | 编码方法及装置、解码方法及装置及显示装置 | |
| JPH04103224A (ja) | 符号誤り検出回路 | |
| US5938773A (en) | Sideband signaling with parity bit schemes | |
| US5878061A (en) | Providing serial data clock signal transitions with parity bits | |
| US20050066258A1 (en) | Error decoding circuit, data bus control method and data bus system | |
| US5421002A (en) | Method for switching between redundant buses in a distributed processing system | |
| CA1316261C (en) | Method and apparatus for transmitting and receiving characters using a balanced weight error correcting code | |
| JPH03159421A (ja) | データ伝送システムにおける最適誤り訂正符号化選択方式 | |
| US6275880B1 (en) | Framing codes for high-speed parallel data buses | |
| US5544179A (en) | Mis-synchronization detection system using a combined error correcting and cycle identifier code | |
| US6886126B1 (en) | Apparatus and protocol for detected error propagation in serial-transport block-coded interfaces | |
| JP2002009632A (ja) | 通信システムにおける制御情報の符号化方法 | |
| US20040003334A1 (en) | Efficient method and apparatus for low latency forward error correction | |
| US6678858B1 (en) | Code error monitor apparatus | |
| US6948110B2 (en) | Transmission data loss detection system | |
| JPH07146825A (ja) | メモリシステム | |
| US11005599B2 (en) | Data transmission systems and data transmission methods of suppressing data error occurrences due to crosstalk | |
| JP2845720B2 (ja) | 誤り検出装置 | |
| JPH10117193A (ja) | データ伝送システム | |
| US20090150727A1 (en) | Data transmission method | |
| JP2003198514A (ja) | 無線通信装置及び無線通信方法 | |
| KR100234703B1 (ko) | 데이타 오류체크 방법 | |
| JPS63228836A (ja) | 通信システム | |
| JPH03101536A (ja) | 誤り訂正符号化・復号化方式 |