JPH04103224A - 符号誤り検出回路 - Google Patents
符号誤り検出回路Info
- Publication number
- JPH04103224A JPH04103224A JP2220515A JP22051590A JPH04103224A JP H04103224 A JPH04103224 A JP H04103224A JP 2220515 A JP2220515 A JP 2220515A JP 22051590 A JP22051590 A JP 22051590A JP H04103224 A JPH04103224 A JP H04103224A
- Authority
- JP
- Japan
- Prior art keywords
- error
- signal
- code
- block
- timing pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 30
- 208000011580 syndromic disease Diseases 0.000 claims description 13
- 230000035945 sensitivity Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は符号誤り検出回路に関し、特にディジタル通信
における誤り訂正符号による符号誤りの検出をなすため
の符号誤り検出回路に関する。
における誤り訂正符号による符号誤りの検出をなすため
の符号誤り検出回路に関する。
従来技術
この種の符号誤り検出回路では、受信データの各1ブロ
ック毎に符号誤りの有無を検出して、予め定められたM
ブロック(Mは2以上の整数)毎に、符号誤り有りのブ
ロック数をカウントし、このブロック数をMブロックに
より除算することにより、符号誤り率を算出するように
なっている。
ック毎に符号誤りの有無を検出して、予め定められたM
ブロック(Mは2以上の整数)毎に、符号誤り有りのブ
ロック数をカウントし、このブロック数をMブロックに
より除算することにより、符号誤り率を算出するように
なっている。
第4図はこの様な従来の符号誤り検出回路の概略ブロッ
ク図である。送信側では、符号化器1が送信すべきデー
タを入力としてこの送信データの周波数をfOからfl
に変換し、冗長ビットを付加することにより誤り訂正符
号化を行って符号化データとして出力する。
ク図である。送信側では、符号化器1が送信すべきデー
タを入力としてこの送信データの周波数をfOからfl
に変換し、冗長ビットを付加することにより誤り訂正符
号化を行って符号化データとして出力する。
受信側では、復号化器2が受信された符号化データに対
して誤り訂正演算を行い、訂正後のデータを周波数f1
からfOに再変換して元の送信データに復号する。その
ために、この復号化器2は、符号化データを入力として
誤り訂正演算を行ってシンドローム信号101と訂正デ
ータとを発生する誤り訂正演算回路21と、この訂正デ
ータを入力とし、データ周波数をflからfOに再変換
して訂正データから冗長ビットを削除することにより復
号化データを発生する速度変換器22とからなる。
して誤り訂正演算を行い、訂正後のデータを周波数f1
からfOに再変換して元の送信データに復号する。その
ために、この復号化器2は、符号化データを入力として
誤り訂正演算を行ってシンドローム信号101と訂正デ
ータとを発生する誤り訂正演算回路21と、この訂正デ
ータを入力とし、データ周波数をflからfOに再変換
して訂正データから冗長ビットを削除することにより復
号化データを発生する速度変換器22とからなる。
誤り訂正演算回路21からのシンドローム信号101は
誤り検出回路4に人力される。この誤り検出回路4はシ
ンドローム信号101によりデータの各1ブロック毎に
おける符号誤りの有無を検出して、符号誤りの有無を示
すエラーパルス信号106を出力する。
誤り検出回路4に人力される。この誤り検出回路4はシ
ンドローム信号101によりデータの各1ブロック毎に
おける符号誤りの有無を検出して、符号誤りの有無を示
すエラーパルス信号106を出力する。
すなわち、この誤り検出回路4は1ブロック中に符号誤
りがあれば、エラーパルス信号106をオンとし、無け
ればオフとするものである。
りがあれば、エラーパルス信号106をオンとし、無け
ればオフとするものである。
誤り率検出回路5は、このエラーパルス信号10Bのオ
ン発生回数を所定ブロック数Mだけ計数し、この計数値
をMにより除算することによって、このデータの符号誤
り率を算出するようになっている。
ン発生回数を所定ブロック数Mだけ計数し、この計数値
をMにより除算することによって、このデータの符号誤
り率を算出するようになっている。
この様な従来の符号誤り検出回路では、エラーパルス信
号lO6は1ブロック(Nビット)中の符号誤りの有無
を示すシンドローム信号101により生成されているの
で、ブロック長Nが大きくなるに従い、シンドローム発
生確率は大きくなり、その結果エラーパルスの発生確率
も同じ様に大となる。
号lO6は1ブロック(Nビット)中の符号誤りの有無
を示すシンドローム信号101により生成されているの
で、ブロック長Nが大きくなるに従い、シンドローム発
生確率は大きくなり、その結果エラーパルスの発生確率
も同じ様に大となる。
一方、エラーパルス106の発生確率は符号誤り率が良
好な(小さい)領域から悪い(大きい)領域へ移行する
につれて大きくなり、最終的には100%に収束する。
好な(小さい)領域から悪い(大きい)領域へ移行する
につれて大きくなり、最終的には100%に収束する。
すなわち、シンドローム発生に関与するブロック長Nが
大きい程、より良好な符号誤り率でエラーパルス発生確
率が100%に達してしまうことになる。従って、エラ
ーパルス信号106を用いて符号誤り率を検出する場合
、ブロック長Nが大きいと、符号誤り率の悪い領域が検
出できず、検出感度が低下するという欠点がある。
大きい程、より良好な符号誤り率でエラーパルス発生確
率が100%に達してしまうことになる。従って、エラ
ーパルス信号106を用いて符号誤り率を検出する場合
、ブロック長Nが大きいと、符号誤り率の悪い領域が検
出できず、検出感度が低下するという欠点がある。
発明の目的
本発明の目的は、符号誤り検出感度を向上可能な符号誤
り検出回路を提供することである。
り検出回路を提供することである。
発明の構成
本発明による符号誤り検出回路は、誤り訂正符号化処理
が施されて送信されたデータを受信して誤り訂正処理を
行ってシンドローム信号を発生する誤り訂正手段と、前
記シンドローム信号から符号誤りが発生した符号位置を
示すエラーロケーション信号を発生する手段と、前記デ
ータの各1ブロック中における符号誤り検出領域を特定
するためのタイミングパルスを発生する手段と、前記タ
イミングパルスの発生期間中における前記エラーロケー
ション信号の発生を検出してエラー発生を示すエラー信
号を発生する手段と、所定ブロック中における前記エラ
ー信号の数に応じて誤り率を算出する手段とを含むこと
を特徴としている。
が施されて送信されたデータを受信して誤り訂正処理を
行ってシンドローム信号を発生する誤り訂正手段と、前
記シンドローム信号から符号誤りが発生した符号位置を
示すエラーロケーション信号を発生する手段と、前記デ
ータの各1ブロック中における符号誤り検出領域を特定
するためのタイミングパルスを発生する手段と、前記タ
イミングパルスの発生期間中における前記エラーロケー
ション信号の発生を検出してエラー発生を示すエラー信
号を発生する手段と、所定ブロック中における前記エラ
ー信号の数に応じて誤り率を算出する手段とを含むこと
を特徴としている。
実施例
以下、図面を参照しつつ本発明の実施例を詳細に説明す
る。
る。
第1図は本発明の実施例の概略ブロック図であり、第4
図と同等部分は同一符号により示している。第4図の従
来例と異なる部分について述べると、タイミングパルス
発生器3が設けられており、このタイミングパルス発生
器3からのタイミングパルス102は、データの1ブロ
ック中における符号誤り検出領域を特定するためのパル
スである。
図と同等部分は同一符号により示している。第4図の従
来例と異なる部分について述べると、タイミングパルス
発生器3が設けられており、このタイミングパルス発生
器3からのタイミングパルス102は、データの1ブロ
ック中における符号誤り検出領域を特定するためのパル
スである。
誤り検出回路4は、誤り訂正演算回路21がら発生され
るシンドローム信号101により、1ブロック中におい
て誤りが発生した符号位置を示すエラーロケーション信
号(第2.3図の1(14参照)を発生すると共に、こ
のエラーロケーション信号がタイミングパルス102の
存在期間中にアクティブとなっているとき、当該1ブロ
ック中にエラー発生が有ることを表わすエラーパルス1
03を発生するものである。
るシンドローム信号101により、1ブロック中におい
て誤りが発生した符号位置を示すエラーロケーション信
号(第2.3図の1(14参照)を発生すると共に、こ
のエラーロケーション信号がタイミングパルス102の
存在期間中にアクティブとなっているとき、当該1ブロ
ック中にエラー発生が有ることを表わすエラーパルス1
03を発生するものである。
尚、タイミングパルス102の存在期間中にエラーロケ
ーション信号が非アクティブであれば、当該1ブロック
中にエラー発生が無いとみなして、エラーパルス103
は発生されないようになっている。
ーション信号が非アクティブであれば、当該1ブロック
中にエラー発生が無いとみなして、エラーパルス103
は発生されないようになっている。
第2図は当該誤り検出回路4の具体例を示すブロック図
である。エラーロケーション信号発生回路41はシンド
ローム信号101を受けて、1ブロック中の符号誤り位
置を示すエラーロケーション信号104を発生する。
である。エラーロケーション信号発生回路41はシンド
ローム信号101を受けて、1ブロック中の符号誤り位
置を示すエラーロケーション信号104を発生する。
2人カアンド回路42はこのエラーロケーション信号1
04とタイミングパルス発生器3からのタイミングパル
ス102とを入力とし、タイミングパルス102の存在
期間中にエラーロケーション信号104がアクティブと
なれば、この信号104をそのままエラー検出信号10
5として出力するものである。
04とタイミングパルス発生器3からのタイミングパル
ス102とを入力とし、タイミングパルス102の存在
期間中にエラーロケーション信号104がアクティブと
なれば、この信号104をそのままエラー検出信号10
5として出力するものである。
ラッチ回路43はこのエラー検出信号105を当該1ブ
ロックの間保持し、当該ブロック中に符号誤りの発生の
有無を示すエラーパルス103として導出するものであ
る。
ロックの間保持し、当該ブロック中に符号誤りの発生の
有無を示すエラーパルス103として導出するものであ
る。
第3図は第2図の誤り検出回路4の各線信号のタイムチ
ャートを示している。タイミングパルス102としては
、1ブロック中のある特定期間だけハイレベルとなるパ
ルスであり、先述した如く、各ブロック中における符号
誤り検出領域を特定するために用いられる。
ャートを示している。タイミングパルス102としては
、1ブロック中のある特定期間だけハイレベルとなるパ
ルスであり、先述した如く、各ブロック中における符号
誤り検出領域を特定するために用いられる。
例えば、エラーロケーション信号104が第3図に示す
位置に夫々発生されたとすると、図の第1番目のブロッ
クではタイミングパルス102の存在期間中にエラーが
発生しており、第2番目のブロックではその期間にはエ
ラーが発生していない。
位置に夫々発生されたとすると、図の第1番目のブロッ
クではタイミングパルス102の存在期間中にエラーが
発生しており、第2番目のブロックではその期間にはエ
ラーが発生していない。
そこで、アンドゲート42の出力であるエラー検出信号
105は第3図の如く、第1番目のブロックのみに出現
する。
105は第3図の如く、第1番目のブロックのみに出現
する。
ラッチ回路42はこれをラッチしてそのブロック期間中
保持するので、第1番目のブロックでは、エラーパルス
103はハイレベルとなり、エラーの発生を示す状態と
なる。第2番目のブロックでは、エラーパルス103は
ローレベルとなり、エラーの発生は無いとみなされる。
保持するので、第1番目のブロックでは、エラーパルス
103はハイレベルとなり、エラーの発生を示す状態と
なる。第2番目のブロックでは、エラーパルス103は
ローレベルとなり、エラーの発生は無いとみなされる。
誤り率検出回路5では、エラーパルスri号103のハ
イレベルとなった個数をMブロック毎に計数し、この計
数値をMで割って符号誤り率を算出するのである。
イレベルとなった個数をMブロック毎に計数し、この計
数値をMで割って符号誤り率を算出するのである。
発明の効果
叙上の如く、本発明によれば、符号誤り検出領域を1ブ
ロック長全てではなく、1ブロック長より小なるnビッ
ト(n<N)に限定することにより、エラーパルスの発
生確率が100%に達する符号誤り率をより悪い位置に
スライドさせることが可能となり、よって符号誤り率が
例えばlX10−2程度の悪い領域でも、符号誤り率を
検出できるという効果がある。
ロック長全てではなく、1ブロック長より小なるnビッ
ト(n<N)に限定することにより、エラーパルスの発
生確率が100%に達する符号誤り率をより悪い位置に
スライドさせることが可能となり、よって符号誤り率が
例えばlX10−2程度の悪い領域でも、符号誤り率を
検出できるという効果がある。
第1図は本発明の実施例のブロック図、第2図は第1図
の誤り検出回路の具体例を示す図、第3図は誤り検出回
路の動作を示すタイムチャート、第4図は従来の誤り検
出回路のブロック図である。 主要部分の符号の説明
の誤り検出回路の具体例を示す図、第3図は誤り検出回
路の動作を示すタイムチャート、第4図は従来の誤り検
出回路のブロック図である。 主要部分の符号の説明
Claims (1)
- (1)誤り訂正符号化処理が施されて送信されたデータ
を受信して誤り訂正処理を行ってシンドローム信号を発
生する誤り訂正手段と、前記シンドローム信号から符号
誤りが発生した符号位置を示すエラーロケーション信号
を発生する手段と、前記データの各1ブロック中におけ
る符号誤り検出領域を特定するためのタイミングパルス
を発生する手段と、前記タイミングパルスの発生期間中
における前記エラーロケーション信号の発生を検出して
エラー発生を示すエラー信号を発生する手段と、所定ブ
ロック中における前記エラー信号の数に応じて誤り率を
算出する手段とを含むことを特徴とする符号誤り検出回
路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2220515A JP2621614B2 (ja) | 1990-08-22 | 1990-08-22 | 符号誤り検出回路 |
EP91113985A EP0472175B1 (en) | 1990-08-22 | 1991-08-21 | Bit error ratio detector |
DE69128057T DE69128057T2 (de) | 1990-08-22 | 1991-08-21 | Erkennungsgerät für Bitfehlerrate |
AU82673/91A AU646484B2 (en) | 1990-08-22 | 1991-08-21 | Bit error ratio detector |
CA002049619A CA2049619C (en) | 1990-08-22 | 1991-08-21 | Bit error ratio detector |
US07/748,682 US5301197A (en) | 1990-08-22 | 1991-08-22 | Bit error ratio detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2220515A JP2621614B2 (ja) | 1990-08-22 | 1990-08-22 | 符号誤り検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04103224A true JPH04103224A (ja) | 1992-04-06 |
JP2621614B2 JP2621614B2 (ja) | 1997-06-18 |
Family
ID=16752230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2220515A Expired - Lifetime JP2621614B2 (ja) | 1990-08-22 | 1990-08-22 | 符号誤り検出回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5301197A (ja) |
EP (1) | EP0472175B1 (ja) |
JP (1) | JP2621614B2 (ja) |
AU (1) | AU646484B2 (ja) |
CA (1) | CA2049619C (ja) |
DE (1) | DE69128057T2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5214687A (en) * | 1991-06-05 | 1993-05-25 | Nokia Mobile Phones Ltd. | Method to determine transmission quality |
JPH06216655A (ja) * | 1993-01-13 | 1994-08-05 | Nec Corp | 復調回路 |
FR2700650B1 (fr) * | 1993-01-15 | 1995-02-24 | Sat | Procédé de secours d'une liaison de réseau de télécommunications. |
US5497383A (en) * | 1993-01-22 | 1996-03-05 | Motorola, Inc. | Error detector circuit for receiver operative to receive discretely-encoded signals |
US5430743A (en) * | 1993-06-29 | 1995-07-04 | Motorola, Inc. | Method and apparatus for recovering data in a radio communication system |
FI94810C (fi) * | 1993-10-11 | 1995-10-25 | Nokia Mobile Phones Ltd | Menetelmä huonon GSM-puhekehyksen tunnistamiseksi |
JP3090856B2 (ja) * | 1994-11-08 | 2000-09-25 | 三洋電機株式会社 | 誤り率測定装置 |
JPH08335909A (ja) * | 1995-06-08 | 1996-12-17 | Advantest Corp | 高速光パルス列の信号誤り率測定装置 |
NL1000743C2 (nl) * | 1995-07-06 | 1997-01-08 | Nederland Ptt | Bit error rate monitoring in ontvanger met error correctie. |
KR100234504B1 (ko) * | 1995-09-18 | 1999-12-15 | 포만 제프리 엘 | 선택된 고장에 대한 고장정보를 포착하는 집적회로의 테스트 방법 및 내장된 자기 테스트 장치 |
US5936972A (en) * | 1997-06-18 | 1999-08-10 | Motorola, Inc. | Syndrome-based channel quality or message structure determiner |
US6115416A (en) * | 1998-11-13 | 2000-09-05 | Vladimir Katzman | Pulse code sequence analyzer |
US6807405B1 (en) | 1999-04-28 | 2004-10-19 | Isco International, Inc. | Method and a device for maintaining the performance quality of a code-division multiple access system in the presence of narrow band interference |
TW490941B (en) * | 2000-10-02 | 2002-06-11 | Syncomm Technology Corp | Burst synchronization adjustment and error detection device and method making the same |
US8385483B2 (en) | 2008-11-11 | 2013-02-26 | Isco International, Llc | Self-adaptive digital RF bandpass and bandstop filter architecture |
US9319916B2 (en) | 2013-03-15 | 2016-04-19 | Isco International, Llc | Method and appartus for signal interference processing |
US9794888B2 (en) | 2014-05-05 | 2017-10-17 | Isco International, Llc | Method and apparatus for increasing performance of a communication link of a communication node |
EP3651386B1 (en) | 2015-05-04 | 2023-08-23 | ISCO International, LLC | Method and apparatus for increasing the performance of communication paths for communication nodes |
CA3024175A1 (en) | 2016-06-01 | 2017-12-07 | Isco International, Llc | Method and apparatus for performing signal conditioning to mitigate interference detected in a communication system |
US10298279B2 (en) | 2017-04-05 | 2019-05-21 | Isco International, Llc | Method and apparatus for increasing performance of communication paths for communication nodes |
US10812121B2 (en) | 2017-08-09 | 2020-10-20 | Isco International, Llc | Method and apparatus for detecting and analyzing passive intermodulation interference in a communication system |
US10284313B2 (en) | 2017-08-09 | 2019-05-07 | Isco International, Llc | Method and apparatus for monitoring, detecting, testing, diagnosing and/or mitigating interference in a communication system |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62281534A (ja) * | 1986-05-30 | 1987-12-07 | Kenwood Corp | フレ−ム同期パタ−ン相関検出回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS602812B2 (ja) * | 1976-10-25 | 1985-01-24 | 日本電気株式会社 | 誤まり訂正符号デ−タの復号器 |
DE2845397A1 (de) * | 1978-10-18 | 1980-05-14 | Siemens Ag | Schaltungsanordnung zur einphasung eines codesicherungssystems |
JPS61102841A (ja) * | 1984-10-24 | 1986-05-21 | Nec Corp | 回線品質監視装置 |
US4920537A (en) * | 1988-07-05 | 1990-04-24 | Darling Andrew S | Method and apparatus for non-intrusive bit error rate testing |
JPH02299324A (ja) * | 1989-05-15 | 1990-12-11 | Mitsubishi Electric Corp | 音声符号化装置 |
-
1990
- 1990-08-22 JP JP2220515A patent/JP2621614B2/ja not_active Expired - Lifetime
-
1991
- 1991-08-21 AU AU82673/91A patent/AU646484B2/en not_active Ceased
- 1991-08-21 EP EP91113985A patent/EP0472175B1/en not_active Expired - Lifetime
- 1991-08-21 DE DE69128057T patent/DE69128057T2/de not_active Expired - Lifetime
- 1991-08-21 CA CA002049619A patent/CA2049619C/en not_active Expired - Lifetime
- 1991-08-22 US US07/748,682 patent/US5301197A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62281534A (ja) * | 1986-05-30 | 1987-12-07 | Kenwood Corp | フレ−ム同期パタ−ン相関検出回路 |
Also Published As
Publication number | Publication date |
---|---|
EP0472175B1 (en) | 1997-10-29 |
JP2621614B2 (ja) | 1997-06-18 |
EP0472175A2 (en) | 1992-02-26 |
EP0472175A3 (en) | 1993-03-17 |
DE69128057D1 (de) | 1997-12-04 |
DE69128057T2 (de) | 1998-03-26 |
CA2049619C (en) | 1995-05-30 |
US5301197A (en) | 1994-04-05 |
AU646484B2 (en) | 1994-02-24 |
AU8267391A (en) | 1992-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04103224A (ja) | 符号誤り検出回路 | |
RU2216851C2 (ru) | Итеративный декодер и способ итеративного декодирования для коммуникационной системы | |
US3466601A (en) | Automatic synchronization recovery techniques for cyclic codes | |
JPH0812612B2 (ja) | 誤り訂正方法及び装置 | |
JP2000183758A (ja) | 復号装置及び復号方法、並びに符号化装置及び符号化方法 | |
US9658921B2 (en) | Maximal transition hamming codes | |
JPH10107650A (ja) | 誤り検出回路および誤り訂正回路 | |
Massey | Implementation of burst-correcting convolutional codes | |
US4813044A (en) | Method and apparatus for detecting transient errors | |
US4677480A (en) | System for detecting a transmission error | |
US3500320A (en) | Error correcting means for digital transmission systems | |
US5510786A (en) | CMI encoder circuit | |
JP2823158B2 (ja) | 誤り訂正装置 | |
JPH06252874A (ja) | ワード同期検出回路 | |
JP2755061B2 (ja) | フレーム同期方式 | |
US5357526A (en) | Method and apparatus for correcting errors of compressed data | |
KR970009760B1 (ko) | 개선된 순환중복검사(crc) 부호화기 | |
KR100407131B1 (ko) | 조합회로를 이용한 리드-솔로몬 디코더 | |
Hamasuna et al. | Hardware implementation of the high-dimensional discrete torus knot code | |
KR940011608B1 (ko) | 영상압축 데이타의 전송 에러 정정방법 | |
JP2500141B2 (ja) | 誤り訂正方法及び装置 | |
KR100234703B1 (ko) | 데이타 오류체크 방법 | |
JPS6260319A (ja) | 誤り訂正回路 | |
KR19980066078A (ko) | 수신 데이터의 오류를 검출하는 회로 및 방법 | |
JPH07245630A (ja) | 高速データ伝送方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 14 |