JPH0430772B2 - - Google Patents

Info

Publication number
JPH0430772B2
JPH0430772B2 JP58244895A JP24489583A JPH0430772B2 JP H0430772 B2 JPH0430772 B2 JP H0430772B2 JP 58244895 A JP58244895 A JP 58244895A JP 24489583 A JP24489583 A JP 24489583A JP H0430772 B2 JPH0430772 B2 JP H0430772B2
Authority
JP
Japan
Prior art keywords
synchronization
signal
counter
synchronization signal
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58244895A
Other languages
English (en)
Other versions
JPS60139040A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP58244895A priority Critical patent/JPS60139040A/ja
Publication of JPS60139040A publication Critical patent/JPS60139040A/ja
Publication of JPH0430772B2 publication Critical patent/JPH0430772B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 技術分野 本発明はPCM伝送系のフレーム同期システム
に関する。こゝでいうPCM伝送系とは、広い意
味のもので、衛星通信あるいはデイジタルオーデ
イオ装置のように一般にPCM方式で送られてく
る受信信号を対象とするものであつて、受信信号
中の同期信号に誤りが生じた場合にも、正しく同
期信号を再生させるシステムに関するものであ
る。
背景技術 最近、従来、通信システムで開発されたPCM
方式が広く一般の機器に用いられるようになつ
た。特に音響機器ではコンパクトデイスクで実用
化され、また衛星放送のデイジタル音声方式に用
いられることになつている。PCM方式では高品
質が期待される反面、符号誤りが必ず存在するの
で誤り訂正能力をもつことが要求される。受信デ
ータから同期信号が正しく再生されないと誤り訂
正能力が著しく低下する。PCM方式では、フレ
ームが周期的に繰返し送られる場合が多いので、
この周期性を利用して、同期状態を常に監視して
いて、同期誤りを確認したときに、フレームカウ
ンタのフレーム位相をずらして同期引込み(ハン
チング)を行なう。この場合、単なる伝送路符号
誤りにより、ハンチングを始めないように、同期
状態を監視して得られた同期不一致信号が一定の
数だけカウントされたときに、同期くずれと判断
してハンチングを始めるような同期保護回路を設
けている。
上記の回路として、第1図に示すデイジタル形
式の競合カウンタ方式が知られている。これはデ
ータ信号の同期パターンから検出した検出同期信
号と、ビツトクロツクを入力しフレーム同期で回
転するフレームカウンタの同期信号とを比較し、
その一致パルス、不一致パルスの数をカウンタ
CT1,CT2でカウントしてゆき、不一致数が集中
的に大きくなり、カウント数がカウンタCT2の設
定カウンタ値N2より大になると、フリツプフロ
ツプFFはセツトされ、ハンチング制御信号が論
理“1”となる。そして不一致パルスがくるごと
にハンチイングパルスを発生させる。
この競合カウンタ方式は、統計的に不一致、一
致パルスのカウント数から同期くずれを判定する
ものである。従つて同期信号と検出同期信号とが
どれだけ離れていても、あるいは、検出同期信号
が欠けている場合でも、不一致パルスのカウント
数がN2以下であるかぎりハンチングが行なわれ
ないため同期復旧が早くできないこと、また逆に
ジツタのある信号に対してはハンチングに入り易
いという欠点があつた。
発明の開示 本発明の目的は、上記の欠点を除去し、検出同
期信号がいちぢるしくはずれた調歩ずれ、あるい
は同期信号の欠損のような場合に、すみやかに正
しい同期信号を再生し、さらにジツタに対して強
い同期システムを提供することにある。
本発明の同期システムは、同期信号を供給する
2つの同期状態を有し、状況に応じて、同期状態
を切替えるシステムである。すなわち、 フレームごとに受信されるデータより検出され
た検出同期信号が、直前のフレームの検出同期信
号から一定の時間間隔にある時間窓内に検出され
るかぎり、ビツトクロツクを入力とするフレーム
カウンタを前記検出同期信号でリセツトすること
により、同期信号を継続的に出力する第1同期状
態に保ち、 前記検出同期信号が調歩ずれ、欠損により前記
時間窓内に検出されなくなると、前記フレームカ
ウンタを正規の同期間隔に相当するカウンタ数を
計測するカウンタに変え、かつ検出同期信号でリ
セツトすることにより同期信号を出力する第2期
状態に切替え、 第2同期状態において、前記検出同期信号と前
記同期信号とが所定の回数だけ継続して一致した
場合に、第1同期状態に切替・復帰させるシステ
ムである。
本発明のシステムは、時間窓を正しい同期信号
の現われるべき時間を中心にして選定すれば、単
なる伝送略符号誤りのような一過性のもの、ある
いはジツタのある信号のように同期自体がくずれ
ていない信号に対しては、時間窓内にあるかぎり
同期くずれと判定せず、第1同期状態(以下で
は、定常状態という)として、検出同期信号でフ
レームカウンタをリセツトし、同期信号を継続的
に出力させる。時間窓は、いわば競合方式の前方
保護の作用をしている。従つてジツタに対して強
いシステムとなつている。
同期崩れが生じた場合はいうまでもないが、著
しい調歩ずれ、あるいは検出同期信号の欠損のよ
うな異常事故が一回でもおきた場合に、本システ
ムは第2同期状態(以下では、ハンチング状態と
いう)に直ちに入るので同期復旧が迅速である。
ハンチング状態を継続し、同期信号と検出同期
信号との一致カウント数が所定の値になると定常
状態に復帰する。これが所謂後方保護である。
上述の如く、本システムは、単純な符号誤り、
あるいはジツタのある場合でも、直ちにはハンチ
ング状態にならず、確からしい同期信号を供給し
つづけ、一方検出同期信号の欠損、著しい調歩ず
れのような異常事故に対しては迅速に応答し同期
復旧が早い。
発明を実施するための最良の形態 以下、本発明の実施例を図面にもとづいて詳し
く説明する。第2図が本発明のシステムの概略ブ
ロツク図である。受信信号は復調されて、データ
信号およびビツトクロツクとしてシステムに入力
する。ビツトクロツクCKLはフレームカウンタ
27のクロツク入力であり、また全システムの同
期クロツクとなつている。図の大きなブロツクと
してリセツト切替回路50、カウンタ回路60、
同期引込み回路80がある。後の記述の便宜上
こゝでカウンタ回路60とリセツト切替回路50
について先きに説明しておく。
カウンタ回路60はフレームカウンタ27,
〔504〕リセツト28,“0”カウンタ29,
〔510〕カウンタ30,〔496〕カウンタ31
とを有する。実施例では、正規の同期信号は504
個のビツトクロツク毎に現われるものと想定して
いる。
フレームカウンタ27は、ビツトクロツク
CKLをカウントする10ビツトのカウンタである。
〔504〕リセツト28以下の各種カウンタはフ
レームカウンタ27のMSBをのぞく9ビツトの
各出力をデコードし“0”信号を出力する各種ゲ
ート回路に適宜名称を附したものである。〔51
0〕カウンタ30,〔496〕カウンタ31は正
規の同期信号に相当する504カウンタを中心に
その両側に時間窓をつくるための信号を出力する
回路である。〔504〕リセツト28は、504個の
カウントごとにフレームカウンタ27をリセツト
しハンチング状態で動作するためのリセツト信号
を作成する回路である。“0”カウンタ29は同
期信号を出力するための回路でフレームカウンタ
27のMSBをのぞく9ビツトが零になつたとき
に同期信号を出力する回路である。フレームカウ
ンタ27はさらにMSBが“H”になると、同期
引込回路80を動作させる信号32aを出力す
る。
次にリセツト切換回路50はフレームカウンタ
27をリセツトする信号50aを選択する回路で
ある。図にみるように信号28a、信号22a、
信号21aが入力し、これをハンチング制御信号
39a,39bの“H”または“L”により、前
記入力信号のいずれかを選択し信号50aとして
出力する回路である。定常状態では信号22a
が、ハンチング状態では信号28a,21aが選
択される。
以下、本発明のシステムの動作を、第3図の動
作フローチヤートおよび第4図、第5図のタイム
チヤートを参照して説明する。
先ず、定常状態について説明する。この状態は
時間窓(以下、ウインドウという)内に検出同期
信号21aがある限り、この検出同期信号21a
により、フレームカウンタ27をリセツトし、
“0”カウンタ29より同期信号29aを出力す
る状態である。データ信号がシフトレジスタ20
に入り、その同期パターンがシフトレジスタ20
で直並列変換され、同期検出回路21で検出同期
信号21a(以下、断りなきかぎり信号はすべて
負パルス信号とする)を出力する。ウインドウは
フレームカウンタ27のカウントがすすみ、〔4
96〕カウンタ31と〔510〕カウンタ30と
から信号31a,30aが出力され、ウインドウ
設定回路70で作成される。すなわち端子に信
号31aが入力すると端子出力は“L”とな
り、端子に次に信号30aが入力して再びQ端
子出力は“H”となり、信号70aは496カウ
ントと510カウントの間でウインドウを形成す
る(P1ステツプ)。そしてウインドウ一致検出回
路22で、検出同期信号21aがウインドウ内に
あるか検出し、一致した場合(P2ステツプ)に
はウインドウ一致信号22aとしてリセツト切換
回路50に入る。ゲート23は定常状態ではハン
チング制御回路39のフリツプフロツプのQが
“L”であるから開いており、ウインドウ一致信
号22aはゲート23、ゲート26を経て、リセ
ツト信号50aとしてフレームカウンタ27に入
力し、フレームカウンタ27は“0”カウンタ2
9から同期信号29aを出力する(P4ステツ
プ)。同期検出ごとに上記の動作(P1〜P4ステツ
プ)を繰返す。
P2のステツプで、検出同期信号21aがウイ
ンドウ内にない場合には、ウインドウ一致検出回
路22で阻止され、リセツト信号50aが入力さ
れないので、フレームカウンタ27はカウントを
続け、MSBが“1”で下位9ビツトが“0”に
なる。そこで“0”カウンタ29が同期信号29
aを出し(P5ステツプ)、同時にMSBの“1”信
号がインバータ32で反転し信号32aとしてハ
ンチング制御回路39でQを“H”,を“L”
にする。これによつてリセツト切換回路50のゲ
ート23は閉じ、ゲート24,25が開くことに
なる。また“0”カウント29の同期信号29a
は同期不一致検出ゲート35、同期一致検出ゲー
ト36に入る。
上記で、ゲート23は閉じたので、以後フレー
ムカウンタ27は〔504〕リセツト28の出力
信号28aがゲート24,26を介してリセツト
信号50aとしてフレームカウンタ27をリセツ
トする。
すなわち、“0”カウンタ29は〔504〕カ
ウンタとして動作し(P6ステツプ)、検出同期信
号21aがくるとリセツトされて(P7ステツ
プ)、カウントを始め、504カウントすると同
期信号29aを出力する(P8ステツプ)。なお、
検出同期信号21aが欠損の場合にも〔504〕
カウンタがカウントアツプするとフレームカウン
タ27をリセツトするからこの場合にも“0”カ
ウンタ29は正規の同期信号のあるべき時間に同
期信号29aを出力する。
上記の同期信号29aを同期引込み回路80の
同期不一致検出ゲート35、同期一致検出ゲート
36に入力し同期検出信号21aとの一致を検出
する(P9ステツプ)。なお同期検出信号21aを
フリツプフロツプ40に入り、信号40a,40
bとして負信号、正負信号をつくることで、一
致・不一致を検出する。同期一致検出ゲート36
の出力信号36aは一致カウンタ(アツプカウン
タ)38に入力し、カウントしてゆき(P10ステ
ツプ)、一致数が設定値Nをオーバフロー(P11
テツプ)すると、信号38aによつてハンチング
制御回路39ば“H”になりゲート24,25は
閉じ、定常状態に復帰する。
アツプカウンタ38の設定価Nは信号32aに
より、第2の同期状態に変つたときに、ロードさ
れ、また同期不一致検出ゲート35の出力信号3
5aがあるごとにクリアされ、ロードされる。従
つて第1同期状態と第2同期状態とは一致数が継
続して設定値Nになつたとき切替えられ、後方保
護がなされる。
第4図は、定常状態を示すタイムチヤートで、
検出同期信号に調歩ずれがあつてもウインド内に
あるかぎり、同期信号を出力していることを示
す。第5図は検出同期信号が欠損した場合の第2
同期状態を示すタイムチヤートで、欠損の個所
(p点で示す)があつても同期信号はq点で示す
ように出力されていることを示す。またアツプカ
ウンタ38の設定値Nは3である。
【図面の簡単な説明】
第1図は従来の競合方式の同期保護回路のブロ
ツク図、第2図は実施例の概略ブロツク図、第3
図は動作フローチヤート、第4図、第5図は動作
タイムチヤートである。 20……シフトレジスタ、21……同期検出回
路、22……ウインドウ一致検出回路、23〜2
6……ゲート、27……フレームカウンタ、28
……〔504〕リセツト、29……“0”カウン
タ、30……〔510〕カウンタ、31……〔4
96〕カウンタ、50……リセツト切換回路、6
0……カウンタ回路、70……ウインドウ設定回
路、80……同期引込み回路。

Claims (1)

  1. 【特許請求の範囲】 PCM伝送系において、フレームごとに受信さ
    れるデータより検出された検出同期信号が、直前
    のフレームの検出同期信号から一定の時間間隔に
    ある時間窓内に検出されるかぎり、ビツトクロツ
    クを入力とするフレームカウンタを前記検出同期
    信号でリセツトすることにより、同期信号を継続
    的に出力する第1同期状態に保ち、 前記検出同期信号が調歩ずれ、欠損により前記
    時間窓内に検出されなくなると、前記フレームカ
    ウンタを正規の同期間隔に相当するカウンタ数を
    計測するカウンタに変え、かつ検出同期信号でリ
    セツトすることにより、同期信号を出力する第2
    同期状態に切替え、 第2同期状態において、前記検出同期信号と前
    記同期信号とが所定の回数だけ継続して一致した
    場合に第1同期状態に切替・復帰せしめることを
    特徴とするPCM同期システム。
JP58244895A 1983-12-27 1983-12-27 Pcm同期システム Granted JPS60139040A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58244895A JPS60139040A (ja) 1983-12-27 1983-12-27 Pcm同期システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58244895A JPS60139040A (ja) 1983-12-27 1983-12-27 Pcm同期システム

Publications (2)

Publication Number Publication Date
JPS60139040A JPS60139040A (ja) 1985-07-23
JPH0430772B2 true JPH0430772B2 (ja) 1992-05-22

Family

ID=17125572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58244895A Granted JPS60139040A (ja) 1983-12-27 1983-12-27 Pcm同期システム

Country Status (1)

Country Link
JP (1) JPS60139040A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62147831A (ja) * 1985-12-23 1987-07-01 Nec Home Electronics Ltd 同期保護回路

Also Published As

Publication number Publication date
JPS60139040A (ja) 1985-07-23

Similar Documents

Publication Publication Date Title
JP4207329B2 (ja) フレーム同期回路
JP2578334B2 (ja) デイジタル伝送方式
US7027544B2 (en) Data clocked recovery circuit
JPH06216655A (ja) 復調回路
CA1279116C (en) Digital sequence polarity detection with adaptive synchronization
JPH0771060B2 (ja) フレーム同期保護回路
JP2861932B2 (ja) バーストフレーム位相同期回路
JP3148043B2 (ja) 復調装置
JPH0430772B2 (ja)
JPH0666777B2 (ja) デジタル情報信号の同期方法および同期装置
JPS59223037A (ja) 同期保護回路
JPH0614640B2 (ja) フレ−ム同期回路
JP2677331B2 (ja) フレーム同期保護回路
JPS609241A (ja) フレーム同期方式
JP2841918B2 (ja) フレーム同期監視方式
JP2987273B2 (ja) 同期信号処理回路
JP2944153B2 (ja) 復調基準位相曖昧度除去方式
JPH0241049A (ja) 位相変復調装置の同期制御回路
JPH06291757A (ja) 同期保護回路
JP2684466B2 (ja) フレーム同期判定回路
JPS62151030A (ja) フレ−ム同期回路
JPH0210617B2 (ja)
NZ206464A (en) Phase adjusting pulse corrector
JPH1093648A (ja) Qpsk復調器
JPH0379180A (ja) フレーム同期再生回路

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term