JPS61254016A - デイジタル電力系統制御装置 - Google Patents
デイジタル電力系統制御装置Info
- Publication number
- JPS61254016A JPS61254016A JP60090902A JP9090285A JPS61254016A JP S61254016 A JPS61254016 A JP S61254016A JP 60090902 A JP60090902 A JP 60090902A JP 9090285 A JP9090285 A JP 9090285A JP S61254016 A JPS61254016 A JP S61254016A
- Authority
- JP
- Japan
- Prior art keywords
- series
- data
- inter
- power system
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はディジタル電力系統制御装置、特に系列間照合
監視を行うディジタル制御装置に関する。
監視を行うディジタル制御装置に関する。
マイクロ；ンピューメの高速、高性能化に伴ない、電力
系統の制御システムをマイクロコンピュータを用いて構
成し、系統安定化演算や保護演算等の機能を予じめ記憶
してお込たソフトグログラムに従って、制御するディジ
タル電力系統制御装置が普及しつつある。
系統の制御システムをマイクロコンピュータを用いて構
成し、系統安定化演算や保護演算等の機能を予じめ記憶
してお込たソフトグログラムに従って、制御するディジ
タル電力系統制御装置が普及しつつある。
第４図はこの様なディジタル電力系統制御装置の一例を
示したものであり、入力部４０、中央演算処理部（以下
ＣＰＵとする）４９、ＲＯＭ ４８、及び出力回路４１
０にて構成されている。入力部４０の各構成要素は次の
様に機能する。電力系統］の各相電圧、各相電流は夫々
入力変換器４１＆。
示したものであり、入力部４０、中央演算処理部（以下
ＣＰＵとする）４９、ＲＯＭ ４８、及び出力回路４１
０にて構成されている。入力部４０の各構成要素は次の
様に機能する。電力系統］の各相電圧、各相電流は夫々
入力変換器４１＆。
４１ｂに導入され、適当な大きさの電圧信号に変換され
る。人力変換器４１ａ、４１ｂの出力は、アナログフィ
ルタ４２ｍ、４２ｂで高調波成分を除去された後、サン
プルホールド回路４３にて所定の間隔でサンプリングさ
れる。サンプルホールド回路４３の出力は、マルチブレ
フサ４４で順次い変換器４５に入力され、ディジタル値
に変換された後、ダイレクト・メモリ・アクセス回路（
以下ＤＭＡとする）４６によってメモリ回路４７の所定
のアドレスに書込まれる。
る。人力変換器４１ａ、４１ｂの出力は、アナログフィ
ルタ４２ｍ、４２ｂで高調波成分を除去された後、サン
プルホールド回路４３にて所定の間隔でサンプリングさ
れる。サンプルホールド回路４３の出力は、マルチブレ
フサ４４で順次い変換器４５に入力され、ディジタル値
に変換された後、ダイレクト・メモリ・アクセス回路（
以下ＤＭＡとする）４６によってメモリ回路４７の所定
のアドレスに書込まれる。
とのメモリ回路４７の電力系統情報は、ＲＯＭ４８に予
じめ記憶させておいたプログラムに従りてｃｐυ４９で
演算され、この演算結果に基づき、制御指令、警報、表
示等を出力回路４１０よシ出力する。
じめ記憶させておいたプログラムに従りてｃｐυ４９で
演算され、この演算結果に基づき、制御指令、警報、表
示等を出力回路４１０よシ出力する。
以上のようなディジタル系統制御装置は、系統事故時に
確実に動作し得るように、しばしば装置の一部が多重化
される。そして多重化構成のディジタル電力系統制御装
置では、信頼度を向上させるため、各系列間の入力情報
、演算結果等を系列間で照合し、装置不良等による系列
間の不一致を高精度に発見する機能（以下系列間照合監
視とする）をＣＰＵが有することがある。
確実に動作し得るように、しばしば装置の一部が多重化
される。そして多重化構成のディジタル電力系統制御装
置では、信頼度を向上させるため、各系列間の入力情報
、演算結果等を系列間で照合し、装置不良等による系列
間の不一致を高精度に発見する機能（以下系列間照合監
視とする）をＣＰＵが有することがある。
第５図にこの様な系列間照合監視を行うＡ、Ｂ２系列構
成のディジタル電力系統制御装置を示す。
成のディジタル電力系統制御装置を示す。
電力系統の各相電圧、各相電流はＡ系列の入力部４０Ａ
、Ｂ系列の入力部４０ＢＫ夫々導入される。
、Ｂ系列の入力部４０ＢＫ夫々導入される。
人系列入力部４ＯＡ、Ｂ系列入力部４０Ｂは前述の入力
部４０と同じ機能を持つもので、ム系列入力変換器４１
ｍＡ、４１ｂＡ、アナログフィルタ４２ｍＡ 、 ４２
ｂＡ、サンプルホールド回路４３Ａ。
部４０と同じ機能を持つもので、ム系列入力変換器４１
ｍＡ、４１ｂＡ、アナログフィルタ４２ｍＡ 、 ４２
ｂＡ、サンプルホールド回路４３Ａ。
マルチブレフサ４４Ａ、〜小麦換器４５Ａ、ＤＭＡ４６
ム、メモリ回路４７人及びＢ系列入力変換器４１ ａＢ
、 ４ ｌ ｂＢ、アナログフィルタ４２ ａＢ。
ム、メモリ回路４７人及びＢ系列入力変換器４１ ａＢ
、 ４ ｌ ｂＢ、アナログフィルタ４２ ａＢ。
４２ｂＢ、サンプルホールド回路４３Ｂ、マルチプレク
サ４４Ｂ、〜小麦換器４５Ｂ、Ｄ凧４６Ｂ、メモリ回路
４７Ｂよシ構成される。メモリ回路の電力系統情報はＡ
系列ＣＰＵ４９Ａ、Ｂ系列ＣＰＵ４ＱＢで演算され、結
果が夫々人系列出力回路４１０Ａ、Ｂ系列出力回路４１
０Ｂよシ出力される。Ａ系列、Ｂ系列の出力結果は合成
回路５３にて合成され、２系列ディジタル電力系統制御
装置の結果として出力される。
。
サ４４Ｂ、〜小麦換器４５Ｂ、Ｄ凧４６Ｂ、メモリ回路
４７Ｂよシ構成される。メモリ回路の電力系統情報はＡ
系列ＣＰＵ４９Ａ、Ｂ系列ＣＰＵ４ＱＢで演算され、結
果が夫々人系列出力回路４１０Ａ、Ｂ系列出力回路４１
０Ｂよシ出力される。Ａ系列、Ｂ系列の出力結果は合成
回路５３にて合成され、２系列ディジタル電力系統制御
装置の結果として出力される。
。
系列間照合監視回路５４は、Ａ系列のディジタルアウト
プット回路（以下ＤＯとする）５５人とディジタルイン
プット回路（以下ＤＩとする） ５６ Ａ。
プット回路（以下ＤＯとする）５５人とディジタルイン
プット回路（以下ＤＩとする） ５６ Ａ。
Ｂ系列０ＤＯ５５ＢとＤＩ ５６ ＢＫテ構成される。
系列間照合監視回路５４を用いた系列間照合監視の従来
方式を第６図にて示す。
方式を第６図にて示す。
第６図において、ステップ（５１Ａ、６１Ｂ’にてＡ、
Ｂ系列の系列間照合監視を開始する。Ａ系列ではステッ
プ６２人で、照合対象に応じて付けられた照合対象識別
符号（以下アドレスとする）を前記ＤＯ５５Ａよシ送出
する。Ｂ系列ではステップ６７１ｍで、Ａ系列よシ送出
されたアドレスを前記ＤＩ ５６ Ｂにて受信すると、
ステラ７”６８ Ｂで受信アドレスに応じ九Ｂ系列のデ
ータとアドレスを前記Ｄｏ ５５ Ｂよ）人系列に送シ
返す、Ａ系列ではステラｆ６３Ａで、前記ステップ６２
Ａで自系列から送出したアドレスと同じアドレス、及び
データが、Ｂ系列から送シ返されてくゐまで前記Ｄ！５
６Ａを用いて監視、待機する。Ｂ系列からのアドレスと
データ受信時には、ステップ６４Ａで照合アト゛ レス
に応じたＡ系列データとＢ系列データとの照会を行う。
Ｂ系列の系列間照合監視を開始する。Ａ系列ではステッ
プ６２人で、照合対象に応じて付けられた照合対象識別
符号（以下アドレスとする）を前記ＤＯ５５Ａよシ送出
する。Ｂ系列ではステップ６７１ｍで、Ａ系列よシ送出
されたアドレスを前記ＤＩ ５６ Ｂにて受信すると、
ステラ７”６８ Ｂで受信アドレスに応じ九Ｂ系列のデ
ータとアドレスを前記Ｄｏ ５５ Ｂよ）人系列に送シ
返す、Ａ系列ではステラｆ６３Ａで、前記ステップ６２
Ａで自系列から送出したアドレスと同じアドレス、及び
データが、Ｂ系列から送シ返されてくゐまで前記Ｄ！５
６Ａを用いて監視、待機する。Ｂ系列からのアドレスと
データ受信時には、ステップ６４Ａで照合アト゛ レス
に応じたＡ系列データとＢ系列データとの照会を行う。
照合の結果、Ａ系列データとＢ系列データが異なる時は
、ステップ６５ＡＫて、装置不良として警報・表示した
シ、所定の規則に基づいて、片系列のデータを他系列の
データに揃えたシ等の照合不一致処理を行う。一方、照
合結果一致時には、系列間照合監視良好として、人系列
の系列間照合アドレスを更新し、次データの系列間熱
′合監視を行う。
、ステップ６５ＡＫて、装置不良として警報・表示した
シ、所定の規則に基づいて、片系列のデータを他系列の
データに揃えたシ等の照合不一致処理を行う。一方、照
合結果一致時には、系列間照合監視良好として、人系列
の系列間照合アドレスを更新し、次データの系列間熱
′合監視を行う。
同様にして、Ｂ系列ではステップ６２Ｂで系列 ！
間層合アＶレスをＤｏ ５５ Ｂよシ送出する。Ａ系列
はステップ６７ＡでＢ系列よシ送出されたアドレスをＤ
Ｉ５６Ａにて受信すると、ステラ７”６８Ａで受信アド
レスに応じたＡ系列のデータとアドレスをＤＯ５°５Ａ
よシＢ系列に送返す。Ｂ系列ではステップ６７Ｂで前記
６２Ｂ゛で自系列から送出したアドレスと同じアドレス
、及びデータが人系列から “送シ返されてくるま
で、前記ＤＩ５６Ｂを用いて監視、待機する。ム系列か
らのアドレスとデータ受信時には、ステップ６４Ｂで照
合アドレスに応じ ゛たＢ系列データとＡ系列デー
タとの照合を行う。
間層合アＶレスをＤｏ ５５ Ｂよシ送出する。Ａ系列
はステップ６７ＡでＢ系列よシ送出されたアドレスをＤ
Ｉ５６Ａにて受信すると、ステラ７”６８Ａで受信アド
レスに応じたＡ系列のデータとアドレスをＤＯ５°５Ａ
よシＢ系列に送返す。Ｂ系列ではステップ６７Ｂで前記
６２Ｂ゛で自系列から送出したアドレスと同じアドレス
、及びデータが人系列から “送シ返されてくるま
で、前記ＤＩ５６Ｂを用いて監視、待機する。ム系列か
らのアドレスとデータ受信時には、ステップ６４Ｂで照
合アドレスに応じ ゛たＢ系列データとＡ系列デー
タとの照合を行う。
照合の結果、Ａ系列データとＢ系列データが異なる４は
、ステップ６５Ｂにて装置不良として警報、表示したり
、所定の規則に基づいて片系列のデータを他系列のデー
タに揃えた杉等の照合不一致処理を行う。一方、照合結
果−歌詩には系列間照合監視良好として、Ｂ系列の系列
間照合アドレスを更新し、次データの系列間照合監視を
行う。
、ステップ６５Ｂにて装置不良として警報、表示したり
、所定の規則に基づいて片系列のデータを他系列のデー
タに揃えた杉等の照合不一致処理を行う。一方、照合結
果−歌詩には系列間照合監視良好として、Ｂ系列の系列
間照合アドレスを更新し、次データの系列間照合監視を
行う。
以上述べた様な系列間照合監視方式は、Ａ、Ｂ系列間等
のプログラムを用い、各々の系列にて他系列に対して系
列間照合アドレスを送出し、他系列よシ送シ返されてき
たデータを用いて系列間照合を行うものである。しかし
、との様な方式では各系列のＣＰＵ間に同期がとれてｂ
ない場合、即ち、各系列のＣＰＵが独自にグログラムを
実行し℃いる場合、各系列からの系列間照合アドレス送
出が同時に行われ（ステップ６２Ａ、６２Ｂ）、ステッ
プ６３Ａ、６３Ｂの他系列からのアドレス、データの受
信が行われず待機状態が各系列で継続し、正常なＣＰＵ
の動作が行われない可能性がある。
のプログラムを用い、各々の系列にて他系列に対して系
列間照合アドレスを送出し、他系列よシ送シ返されてき
たデータを用いて系列間照合を行うものである。しかし
、との様な方式では各系列のＣＰＵ間に同期がとれてｂ
ない場合、即ち、各系列のＣＰＵが独自にグログラムを
実行し℃いる場合、各系列からの系列間照合アドレス送
出が同時に行われ（ステップ６２Ａ、６２Ｂ）、ステッ
プ６３Ａ、６３Ｂの他系列からのアドレス、データの受
信が行われず待機状態が各系列で継続し、正常なＣＰＵ
の動作が行われない可能性がある。
本発明は上記問題点を解決するためになされたものであ
シ、各系列のＣＰＵ間に同期がとれていない場合であっ
ても、確実に系列間照合監視を実行し得る信頼性の高い
ディジタル電力系統制御装置を提供することを目的とし
ている。
シ、各系列のＣＰＵ間に同期がとれていない場合であっ
ても、確実に系列間照合監視を実行し得る信頼性の高い
ディジタル電力系統制御装置を提供することを目的とし
ている。
本発明では、特定の１系列のみが他の系列に対してアド
レスとデータとを送出し、他の系列から送シ返されてく
る他系列のデータと自系列のデータとを用いて系列間照
合監視を行ｂ、他の系列では前記特定の系列から送られ
てくる特定系列のデータと自系列のデータとを用いて系
列間照合監視を行うようにするものである。
レスとデータとを送出し、他の系列から送シ返されてく
る他系列のデータと自系列のデータとを用いて系列間照
合監視を行ｂ、他の系列では前記特定の系列から送られ
てくる特定系列のデータと自系列のデータとを用いて系
列間照合監視を行うようにするものである。
以下第５図の構成をもつディジタル電力系統制御装置に
おいて、第１図を用いて、この発明の詳細な説明する。
おいて、第１図を用いて、この発明の詳細な説明する。
第１図はこの発明の実施例を示すフローチャートであり
、第６図と同一の符号は同様の内容を示す。先ず、ステ
ラ７’ｌｌＡ、ＩＩＢでＡ、Ｂ系列の系列間照合監視を
開始すると、Ａ系列ではステップ１２において系列間照
合対象のアドレスとＡ系列のデータとを前記ＤＯ５５Ａ
よりＢ系列に送出する。Ｂ系列ではステップ１３で、Ａ
系列より送出されたアドレスとデータとを前記ＤＩ ５
６ Ｂにて受信するまで監視、待機し、受信時にはステ
ラ７”６８ Ｂにて受信したアドレス及びＢ系列のデー
タをＡ系列に送り返すと共に、ステラｆ６４Ｂにおいて
受信したＡ系列データと、Ｂ系列データとの照合を行う
。照合の結果、Ａ系列データとＢ系列データが異なる時
は、ステラｆ ６４Ｂにて装置不良として警報、表示し
たシ、所定の規則に基づいて、片系列のデータを他系列
のデータに揃えたシ等゛の照合不一致処理を行う。
、第６図と同一の符号は同様の内容を示す。先ず、ステ
ラ７’ｌｌＡ、ＩＩＢでＡ、Ｂ系列の系列間照合監視を
開始すると、Ａ系列ではステップ１２において系列間照
合対象のアドレスとＡ系列のデータとを前記ＤＯ５５Ａ
よりＢ系列に送出する。Ｂ系列ではステップ１３で、Ａ
系列より送出されたアドレスとデータとを前記ＤＩ ５
６ Ｂにて受信するまで監視、待機し、受信時にはステ
ラ７”６８ Ｂにて受信したアドレス及びＢ系列のデー
タをＡ系列に送り返すと共に、ステラｆ６４Ｂにおいて
受信したＡ系列データと、Ｂ系列データとの照合を行う
。照合の結果、Ａ系列データとＢ系列データが異なる時
は、ステラｆ ６４Ｂにて装置不良として警報、表示し
たシ、所定の規則に基づいて、片系列のデータを他系列
のデータに揃えたシ等゛の照合不一致処理を行う。
一方、照合結果−歌詩には系列間照合監視良好として、
ステラ７’１３に戻シ、次のデータの系列間照合データ
の受信待機を行う。Ａ系列ではステップ４３Ａにて、前
記ステラ７’１２で送出したアドレスと同じアドレス、
及びデータが８系列から送シ返されてくるまで、前記Ｄ
Ｉ５６Ａを用いて監視、待機する。Ｂ系列からのアドレ
スとデータ受信時には、ステラ：７’６４Ａにて照合ア
ドレスに応じ九Ｂ系列データとＡ系列データとの照合を
行う。
ステラ７’１３に戻シ、次のデータの系列間照合データ
の受信待機を行う。Ａ系列ではステップ４３Ａにて、前
記ステラ７’１２で送出したアドレスと同じアドレス、
及びデータが８系列から送シ返されてくるまで、前記Ｄ
Ｉ５６Ａを用いて監視、待機する。Ｂ系列からのアドレ
スとデータ受信時には、ステラ：７’６４Ａにて照合ア
ドレスに応じ九Ｂ系列データとＡ系列データとの照合を
行う。
照合の結果、Ａ系列データとＢ系列データが異なる時は
、ステラｆ６５Ａにて装置不良として警報、表示したシ
、所定の規則に基づいて、片系列のデータを他系列のデ
ータに揃えた〕等の照合不一致処理を行う。一方、照合
結果−歌詩には系列間照合監視良好として、ステップ６
６Ａで系列間照合アドレスを更新し、ステラｆ１２に戻
りて次データの系列間照合監視を行う。
、ステラｆ６５Ａにて装置不良として警報、表示したシ
、所定の規則に基づいて、片系列のデータを他系列のデ
ータに揃えた〕等の照合不一致処理を行う。一方、照合
結果−歌詩には系列間照合監視良好として、ステップ６
６Ａで系列間照合アドレスを更新し、ステラｆ１２に戻
りて次データの系列間照合監視を行う。
以上の実施例は第５図のシステム２系列構成を前提とし
て説明したが１本発明は２以上のＮ系列の構成にも適用
できる。そのよう表実施例の基本構成、フローチャート
を第２図、第３図に示す。
て説明したが１本発明は２以上のＮ系列の構成にも適用
できる。そのよう表実施例の基本構成、フローチャート
を第２図、第３図に示す。
第２図において、各系列の構成要素は、第５図のディジ
タル電力系統制御装置と同様の機能をもつ。Ｎ系列のデ
ィジタル電力系統制御装置の結果は、合成回路２４にて
つくられる。系列間照合監視回路はＡ系列はＮ出力のＤ
ｏ ２５ ＡとＮ入力のＤＩ２６Ａにて構成され、人系
列以外の各系列は１出力のＤｏ ２５ ＢＩＣ−Ｚ、
１人力０ＤＩ２６Ｂ、Ｃ−・・２にて構成畜れる。
タル電力系統制御装置と同様の機能をもつ。Ｎ系列のデ
ィジタル電力系統制御装置の結果は、合成回路２４にて
つくられる。系列間照合監視回路はＡ系列はＮ出力のＤ
ｏ ２５ ＡとＮ入力のＤＩ２６Ａにて構成され、人系
列以外の各系列は１出力のＤｏ ２５ ＢＩＣ−Ｚ、
１人力０ＤＩ２６Ｂ、Ｃ−・・２にて構成畜れる。
第３図において、人系列のフローチャートは前記第１図
のＡ系列フローチャートと同様であシ、ステラ７＃２２
でアドレスとデータの送出を（Ｎ−１）個の系列に行う
こと、ステップ２３にて他系列からのアドレスとデータ
の受信を自系列以外の（Ｎ−１）個の系列に対して行う
こと及びステップ２４にて照合を自系列と（Ｎ−１）個
の他系列と行うことだけが異なる。ム系列以外の系列の
フローチャートは前記第１図のＢ系列のフローチャート
と全く同様である。
のＡ系列フローチャートと同様であシ、ステラ７＃２２
でアドレスとデータの送出を（Ｎ−１）個の系列に行う
こと、ステップ２３にて他系列からのアドレスとデータ
の受信を自系列以外の（Ｎ−１）個の系列に対して行う
こと及びステップ２４にて照合を自系列と（Ｎ−１）個
の他系列と行うことだけが異なる。ム系列以外の系列の
フローチャートは前記第１図のＢ系列のフローチャート
と全く同様である。
以上説明した如く、本発明によれば特定の１系列が他の
系列にデータを送出し、自系列データと他系列から送シ
返されてきたデータにて系列間照合監視を行い、他系列
では特定の１怠列から送られてきたデータと自系列デー
タにて系列間照合監視を行うようにするととくよシ、各
系列のＣＰＵが非同期の場合にも、確実に系列間照合監
視を行うことができる信頼性の高いディジタル電力系統
制御装置を提供することができる。
系列にデータを送出し、自系列データと他系列から送シ
返されてきたデータにて系列間照合監視を行い、他系列
では特定の１怠列から送られてきたデータと自系列デー
タにて系列間照合監視を行うようにするととくよシ、各
系列のＣＰＵが非同期の場合にも、確実に系列間照合監
視を行うことができる信頼性の高いディジタル電力系統
制御装置を提供することができる。
第１図は本発明によるディジタル電力系統制御装置の動
作説明のための一実施例のフローチャート、第２図は本
発明の他の実施例の構成図、第３図は第２図の動作説明
のフローチャート、第４図はディジタル電力系統制御装
置の一般的構成を示す図、第５図は従来の系列間照合を
説明する構成図、第６図は第５図の動作説明のフローチ
ャートである。 ４０・・・入力部、 ４１・・・入力変換部、４
２・・・フィルタ、 ４３・・・サンプルホー
ルド、４４・・・マルチブレフサ、 ４５・・・Ｎ小
麦換器、４６−ＤＭＡ 、 ４７・・・メモ
リ回路、４８・・・ＲＯＭ、 ４９・・・
ＣＰＵ 。 ４１０・・・出力回路、 ５３・・・合成回路、５４
・・・系列間照合監視回路、 ＋
５５・・・出力装置、 ５６・・・入力装置。 第２図 第６図
作説明のための一実施例のフローチャート、第２図は本
発明の他の実施例の構成図、第３図は第２図の動作説明
のフローチャート、第４図はディジタル電力系統制御装
置の一般的構成を示す図、第５図は従来の系列間照合を
説明する構成図、第６図は第５図の動作説明のフローチ
ャートである。 ４０・・・入力部、 ４１・・・入力変換部、４
２・・・フィルタ、 ４３・・・サンプルホー
ルド、４４・・・マルチブレフサ、 ４５・・・Ｎ小
麦換器、４６−ＤＭＡ 、 ４７・・・メモ
リ回路、４８・・・ＲＯＭ、 ４９・・・
ＣＰＵ 。 ４１０・・・出力回路、 ５３・・・合成回路、５４
・・・系列間照合監視回路、 ＋
５５・・・出力装置、 ５６・・・入力装置。 第２図 第６図
Claims (1)
- 一つの電力系統に複数の保護装置を備えて複数系列とし
、前記各系列間にて相互にデータを送受し合って系列間
照合を行い、その結果に応じて制御動作を行うディジタ
ル電力系統制御装置において、前記複数系列のうちの特
定の一系列のみが他の系列に対してアドレス及びデータ
を送出し、他系列から返送されてくる同一アドレスに対
応した他系列データと自系列データとを用いて系列間照
合を行い、他系列では前記特定系列から送出された特定
系列データと前記特定系列データのアドレスに対応した
自系列データとを用いて系列間照合を行うことを特徴と
するディジタル電力系統制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60090902A JPS61254016A (ja) | 1985-04-30 | 1985-04-30 | デイジタル電力系統制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60090902A JPS61254016A (ja) | 1985-04-30 | 1985-04-30 | デイジタル電力系統制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61254016A true JPS61254016A (ja) | 1986-11-11 |
Family
ID=14011330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60090902A Pending JPS61254016A (ja) | 1985-04-30 | 1985-04-30 | デイジタル電力系統制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61254016A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007312525A (ja) * | 2006-05-19 | 2007-11-29 | Hitachi Ltd | ディジタル保護制御装置 |
| JP2008211891A (ja) * | 2007-02-26 | 2008-09-11 | Hitachi Ltd | ディジタル保護リレー |
| JP2011151972A (ja) * | 2010-01-22 | 2011-08-04 | Mitsubishi Electric Corp | 保護継電器 |
-
1985
- 1985-04-30 JP JP60090902A patent/JPS61254016A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007312525A (ja) * | 2006-05-19 | 2007-11-29 | Hitachi Ltd | ディジタル保護制御装置 |
| JP2008211891A (ja) * | 2007-02-26 | 2008-09-11 | Hitachi Ltd | ディジタル保護リレー |
| JP2011151972A (ja) * | 2010-01-22 | 2011-08-04 | Mitsubishi Electric Corp | 保護継電器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6738794B2 (en) | Parallel bit correlator | |
| JPS61254016A (ja) | デイジタル電力系統制御装置 | |
| JPS6039189B2 (ja) | 信号測定装置 | |
| JP2655410B2 (ja) | 多重化ｎ連一致保護回路 | |
| US5821850A (en) | Method and apparatus for comparing magnitude of data from a plurality of data sources | |
| JPS62151028A (ja) | デ−タ変換装置 | |
| JPS62229335A (ja) | アドレス比較回路 | |
| JPH0659702A (ja) | 多重化プロセス制御装置 | |
| JPH02228141A (ja) | 多重同期回路 | |
| SU843225A1 (ru) | Преобразователь кода грэ в двоичныйКОд и ОбРАТНО | |
| JPS6113978Y2 (ja) | ||
| JPS63316670A (ja) | 定電圧定周波数インバ−タ群の並列運転回路 | |
| SU714397A1 (ru) | Устройство дл формировани адреса команды | |
| SU555538A1 (ru) | Резервированное триггерное устройство | |
| JPH0298219A (ja) | キーボード識別方式 | |
| SU955539A1 (ru) | Мажоритарно-резервированное устройство | |
| SU634268A1 (ru) | Устройство дл сравнени двоичных чисел | |
| JPS6242235A (ja) | 仮想スタツク方式 | |
| JPS6323491A (ja) | 遠隔制御システムの手動制御方式 | |
| JPS6348920A (ja) | 指令符号変換装置 | |
| JP2000138679A (ja) | 分散制御システムにおける複数制御装置間の同期制御方法 | |
| JPH0661078B2 (ja) | 計算機間同期方式 | |
| JPH09146831A (ja) | メモリアクセス装置 | |
| JPH02236701A (ja) | 多重化制御装置 | |
| JPH02136982A (ja) | 演算ネットワーク構成方法及びその装置 |