JPS61240732A - デイジタル信号再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル伝送等において、伝送中に歪みが
生じたパルス波形を整形し、かつ識別判定して元のディ
ジタル信号を再生するディジタル信号再生装置に関する
ものである。

〔従来の技術〕

第４図は従来技術によるディジタル信号再生装置を示す
ブロック図である。同図において、１は入力端子ＩＮか
らキャパシタあるいはトランスからなる直流阻止回路２
を介して入力された伝送中に歪みが生じた伝送速度ｆｉ
のディジタル信号を等化する等化増幅器、３は全波整流
回路、同調回路等により上記等化増幅器１を通したディ
ジタル信号の１個のパルスの発生タイミングを抽出する
タイミング抽出回路、４は上記ディジタル信号ｆｉとと
もに入力される局給電電力により作動する基準発振器と
なる水晶発振器５を備えたディジタル位相同期ループ回
路（以後ＤＰＬＬと略す）であり、このＤＰＬＬ４は位
相比較器や可変分周器等を備えて成り、上記水晶発振器
５の出力とタイミング抽出回路３の出力とにもとづき入
力されたディジタル信号ｆｉに同期したパルスを出力す
る。６は等化増幅器１を通したディジタル信号ｆｉのパ
ルスの有無を上記ＤＰＬＬ４の出力にもとづき判定し、
元のディジタル信号を取り出す判定回路である。なお、
７は入力端子ＩＮよりディジタル信号ｆｉとともに入力
される局給電電力を水晶発振器５を含む装置各部に給電
する電源回路である。

以上のように構成された従来のディジタル信号再生装置
においては、入力端子ＩＮからのディジタル信号ｆ１は
直流阻止回路２３等化増幅器１を介して判定回路６に入
力されるとともにタイミング抽出回路３に入力される。

上記タイミング抽出回路３では全波整流回路、同調回路
等を用いて伝送中にパルス波形に歪みが生じたディジタ
ル信号ｆｉから個々のパルスの発生タイミングを抽出し
、これをＤＰＬＬ４に出力する。

ここで、上記ＤＰＬＬ４の作用を第５図及び第６図を参
照して詳しく説明する。第５図は入力された伝送速度ｆ
ｉのディジタル信号とくり返し周波数ｆｄのＤＰＬＬ４
の出力信号を示すタイミング図であり、まだ同期のとれ
ていない動作初期の状態を示している。なお、ディジタ
ル信号ｆｉはここでは説明上矩形波で示しているが、実
際には伝送中の減衰等により歪みが生じた波形となって
いる。上記ＤＰＬＬ４の働きには、周波数引き込みと位
相引き込みとがあり、まず周波数引き込みを行い、次に
位相引き込みを行って、ディジタル信号ｆｉに対してＤ
ＰＬＬ４の出力信号ｆｄの同期を確立するようにしてい
る。上記引き込みはディジタル信号ｆｉの入力開始とと
もに給電される水晶発振器５の出力周波数ｆＯを分周す
る際に、同図に斜線で示すような所定の位相ステップ幅
Δを用いて行われる。従来装置においては、ディジタル
信号ｆｉの入力開始からの引き込み時間を短縮するため
に、上記位相ステップ幅Δを予め第６図に示すように最
初は大きく設定して概略引き込みを行い、時間経過（ｔ
　１−＋ｔ　２−ｔ　３　）に従って順次小さくして引
き込みの微調整を行うように設定されている。このよう
にして得られたＤＰＬＬ４の出力信号ｆｄはディジタル
信号の伝送速度ｆｉと同一周波数（水晶発振器５の出力
周波数ｆＯをディジタル信号ｆｉのｎ倍とすると　ｆｄ
−ｆｏ／ｎ）で位相の同期したパルス出力となり、これ
が判定回路６に入力される０判定回路６では、上記ＤＰ
ＬＬ４の出力信号ｆｄを判定クロックとして等化増幅器
ｌを通したディジタル信号ｆｉのパルスの有無を判定す
る。従って、出力端子ＯＵＴからは入力信号系列に対応
したパルス列が取り出される。

〔発明が解決しようとする問題点〕

ところで、ＤＰＬＬ４の基準発振器として用いられる水
晶発振器５は、給電後最初は基準周波数ｆＯより高い周
波数で発振し、時間経過にともなって徐々に基準周波数
ｆＯに安定する周波数立上り特性を有しており、この特
性は温度等により変化するばかりか、個々の水晶発振器
間で異なるのが通常である。

しかしながら、上記従来装置によると、ディジタル信号
の入力開始後段階的に変化するＤＰＬＬの位相ステップ
幅は予め固定されているので、すでに周波数引き込みは
完了しており、次のステップとしての位相引き込みの短
縮を図ろうということではその効果があったが、ディジ
タル信号と同時に電源が給電され、基準発振器が上述し
たように周波数立上り特性を持つ場合には、予め設定さ
れた位相ステップ幅の変化が上記立上り特性と合致しな
かったり、その変化量が小さかったりして周波数の引き
込みに時間がかかるという問題点を有していた。このこ
とは、ディジタル信号再生のためのクロック周波数の安
定化時間及び位相同期確立の時間が長くかかることを意
味し、電源投入後、極めて短期間に同期確立を必要とす
る装置には大きな問題点となっていた。

本発明はかかる問題点を解消するためになされたもので
、位相同期ループ回路の位相ステップ幅を基準発振器の
周波数立上り特性に適応的に変化させて、周波数引き込
み時間の短縮を図り、ディジタル信号再生のためのクロ
ック周波数の安定化時間及び位相同期確立の時間を短縮
することができるディジタル信号再生装置を提供するこ
とを目的とするものである。

〔問題点を解決するための手段〕

本発明に係るディジタル信号再生装置は、基準発振器の
出力周波数を電圧値に変換する周波数電圧変換器と、こ
の周波数電圧変換器の出力をサンプリングするサンプリ
ング回路と、このサンブリリング回路の出力を微分また
は絶対値化する演算回路とから成る周波数引き込み手段
を備え、この周波数引き込み手段は上記基準発振器の出
力周波数の立上り特性に対応して上記位相同期ループ回
路を制御してその出力周波数を変化させてディジタル信
号の判定に必要なりロック信号を生成するものである。

〔作用〕

本発明においては、基準発振器５の出力周波数が周波数
電圧変換器を介して電圧値に変換され、この値がサンプ
リング回路で時間経過に従いサンプリングされる。演算
回路は上記サンプリング回路の出力を微分または絶対値
化し、位相同期ループ回路の位相ステップ幅を制御する
制御信号として出力する。従って、これらにより構成さ
れる周波数引き込み手段は、基準発振器の周波数立上り
特性を補償するように作用し、周波数引き込み時間の短
縮が図られる。

〔実施例〕

以下、本発明を実施例を図示して説明する。なお、前記
従来例と同一または相当部分には同一符号を用い、その
説明は省略する。

第１図は本発明によるディジタル信号再生装置の一実施
例を示すブロック図であり、同図において、８は水晶発
振器５の出力周波数ｆｏを電圧値に変換する周波数電圧
変化器、すなわちＦ−Ｖコンバータ、９は上記Ｆ−Ｖコ
ンバータの出力を時間経過に従いサンプリングするサン
プリング回路、１０は上記サンプリング回路の出力を微
分し、その結果を量子化してＤＰＬＬ４の位相ステップ
幅Δを制御する制御信号として出力する演算回路であり
、これらにより周波数引き込み手段１１が構成されてい
る。なお、本実施例においては、上記サンプリング回路
９のゲート信号として容易に周期的なパルスが得られる
ディジタル信号ｆｉを用いている。

次に第２図及び第３図を参照して本実施例の作用につい
て説明する。なお、第２図は水晶発振器５の周波数立上
り特性を示す図、第３図はディジタル信号ｆｉとＤＰＬ
Ｌ４の出力信号ｆｄの時間経過にともなう変化を示すタ
イミング図である。

まず、水晶発振器５の出力周波数ｆＯをＦ−Ｖコンバー
タ８に通すことにより、第２図に示す如き周波数立上り
特性が得られる。更に、サンプリング回路９でこのＦ−
Ｖコンバータ８の出力をディジタル信号ｆｉをサンプリ
ング周波数としてサンプリングすることによりサンプリ
ング周期（ｔｏ。

ｔｉ、ｔ２．ｔ３）での出力周波数ｆｏ（ｔ）が得られ
る。次に、時間ｔｌ、ｔ２．ｔ３で上記出力周波数ｆｏ
（ｔ）を演算回路１０で微分することにより、水晶発振
器５の周波数立上り特性の傾斜Ａ１．Ａ２．Ａ３が得ら
れる。更に、この傾斜Ａ１．Ａ２．Ａ３が量子化されて
、ＤＰＬＬ４の位相ステップ幅を制御する制御信号とし
て該ＤＰＬＬ４に出力される。ＤＰＬＬ４においては、
第３図に示すように上記演算回路１０の出力、すなわち
周波数立上り特性の微分値に対応して、その値が大きい
ほど位相ステップ幅Δ（比率）が大きく設定され、出力
信号ｆｄのパルス幅を時間経過（ｔｌ−１２→ｔ３）と
ともに変化させて、この出力周波数ｆｄをディジタル信
号の伝送速度ｆｉに一致させるように周波数引き込みが
行われる。

従って、本装置では水晶発振器５の周波数立上り特性を
補償するように作用し、該特性にかかわらず周波数の引
き込み時間が短縮される。また、水晶発振器５自身の周
波数立上り特性だけでなく、電源回路７の立上り特性に
もとづく水晶発振器５の周波数立ち上り特性にも対応す
ることができるとともに、これらを立上り特性の優れた
高価のものとすることなく、装置を安価に構成できると
いう効果もある。

なお、上記実施例においては、演算回路１０でサンプリ
ング回路９の出力を微分するようにしているが、絶対値
をとるようにしてもよい。

また、上記実施例ではサンプリング回路９のゲート信号
にディジタル信号ｆｉを用いるが、これは周辺装置等の
発振器からの出力周波数を用いても、また、この装置に
別途ゲート信号用の発振器を備えるようにしても本発明
の所期の目的は達成することができる。

〔発明の効果〕

本発明は以上説明したように、基準発振器の出力周波数
を電圧値に変換する周波数電圧変換器と、この周波数電
圧変換器の出力をサンプリングするサンプリング回路と
、このサンプリング回路の出力を微分または絶対値化す
る演算回路とから成る周波数引き込み手段を備え、この
周波数引き込み手段は上記基準発振器の出力周波数の立
上り特性に対応して上記位相同期ループ回路を制御して
その出力周波数をディジタル信号の伝送速度に一致させ
るようにしたので、基準発振器の周波数立上り特性にか
かわらず引き込み時間を短縮することができ、ディジタ
ル信号再生のためのクロック周波数の安定化時間及び位
相同期確立の時間を短縮することができるという効果が
ある。

【図面の簡単な説明】

第１図は本発明によるディジタル信号再生装置の一実施
例を示すブロック構成図、第２図は基準発振器の周波数
立上り特性を示す図、第３図は上記実施例の引き込み動
作を示すタイミング図、第４図は従来装置の一例を示す
ブロック構成図、第５図は従来装置の引き込み動作を示
すタイミング図、第６図は従来装置の位相ステップ幅の
変化を示す図である。 ３・・・タイミング抽出回路、４・・・ディジタル位相
同期ループ回路、５・・・基準発振器、６・・・判定回
路、８・・・周波数電圧変換器、９・・・サンプリング
回路、１０・・・演算回路、１１・・・周波数引き込み
手段。 なお、図中同一または相当部分には同一符号を用いてい
る。 代理人　　大　岩　増　雄　（ばか２名）旬 ＋ト５〆 手続補正書（０如 昭和　６〜１月　７８ １・事件０表示　　　特願日召６０−８３０５４号２、
発明の名称 ディジタル信号再生装置 ３、補正をする者 ５、補正の対象 発明の詳細な説明の欄。 ６、補正の内容 （１）明細書第２頁第１４行目「入力された伝送中」と
あるのを「入力された。伝送中」と補正する。 （２）同書第３頁第５行目「もとづき入力され」とある
のを「もとづき、入力され」と補正する。 （３）同書第８頁第１行目「５」とあるのを削除する。 （４）同書第８頁第１８行目「周波数電圧変化器」とあ
るのを「周波数電圧変換器」と補正する。 （５）同書第９頁第１行目「微分し、」とあるのを「微
分又は絶対値化し、」と補正する。 （６）同書第１２頁第１行目「位相同期ループ回路を制
御して」とあるのを「位相同期ループ回路における位相
ステップ幅を制御して」と補正する。 以上

Claims (1)

【特許請求の範囲】
1. 外部からディジタル信号が入力されたとき、これと同時
   に給電される基準発振器と、上記ディジタル信号の１個
   のパルスの発生タイミングを抽出するタイミング抽出回
   路と、上記基準発振器の出力とタイミング抽出回路の出
   力にもとづきパルスを出力する位相同期ループ回路と、
   この位相同期ループ回路の出力にもとづきディジタル信
   号を取り出す判定回路とを備えたディジタル信号再生装
   置において、上記基準発振器の出力周波数を電圧値に変
   換する周波数電圧変換器と、この周波数電圧変換器の出
   力をサンプリングするサプリング回路と、このサンプリ
   ング回路の出力を微分または絶対値化する演算回路とか
   ら成る周波数引き込み手段を備え、この周波数引き込み
   手段は上記基準発振器の出力周波数の立上り特性に対応
   して上記位相同期ループ回路の出力周波数及び位相を制
   御して、上記位相同期ループ回路の周波数引き込み及び
   位相引き込み時間を短縮したことを特徴とするディジタ
   ル信号再生装置。