JPS61240729A - デイジタル信号再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル伝送等において、伝送中に歪みが
生じたパルス波形を整形し、かつ識別判定して元のディ
ジタル信号を再生するディジタル信号再生装置に関する
ものである。

〔従来の技術〕

第４図は従来技術によるディジタル信号再生装置を示す
ブロック図である。同図において、ｌは入力端子ＩＮか
らキャパシタあるいはトランスからなる直流阻止回路２
を介して入力された伝送中に歪みが生じた伝送速度ｆｉ
のディジタル信号を等化する等化増幅器、３は全波整流
回路、同調回路等により上記等化増幅器１を通したディ
ジタル信号ｆｉの１個のパルスの発生タイミングを抽出
するタイミング抽出回路、４は上記ディジタル信号ｆｉ
とともに入力される局給電電力により作動する基準発振
器となる水晶発振ａ５を備えたディジタル位相同期−ル
ープ回路（以後ＤＰＬＬと略す）であり、このＤＰＬＬ
４は位相比較器や可変分周器等を備えて成り、上記水晶
発振器５の出力とタイミング抽出回路３の出力とにもと
づき入力されたディジタル信号ｆｉに同期したパルスを
出力する。６は等化増幅器１を通したディジタル信号ｆ
ｉのパルスの有無を上記ＤＰＬＬ４の出力にもとづき判
定し、元のディジタル信号を取り出す判定回路である。

なお、７は入力端子ＩＮよりディジタル信号ｆｉととも
に入力される局給電電力を水晶発振器５を含む装置各部
に給電する電源回路である。

以上のように構成された従来のディジタル信号再生装置
においては、入力端子ＩＮからのディジタル信号ｆｉは
直流阻止回路２１等化増幅器１を介して判定回路６に入
力されるとともにタイミング抽出回路３に入力される。

上記タイミング抽出回路３では全波整流回路、同調回路
等を用いて伝送中にパルス波形に歪みが生じたディジタ
ル信号ｆｉから個々のパルスの発生タイミングを抽出し
、これをＤＰＬＬ４に出力する。

ここで、上記ＤＰＬＬ４の作用を第５図及び第６図を参
照して詳しく説明する。第５図は入力された伝送速度ｆ
ｉのディジタル信号とくり返し周波数ｆｄのＤＰＬＬ４
の出力信号を示すタイミング図であり、まだ同期のとれ
ていない動作初期の状態を示している。なお、ディジタ
ル信号ｆｉはここでは説明上矩形波で示しているが、実
際には伝送中の減衰等により歪みが生じた波形となって
いる。上記ＤＰＬＬ４の働きには、周波数引き込みと位
相引き込みとがあり、まず周波数引き込みを行い、次に
位相引き込みを行って、ディジタル信号ｆｉに対してＤ
ＰＬＬ４の出力信号ｆｄの同期を確立するようにしてい
る。上記引き込みはディジタル槽号四の入力開始ととも
に給電される水晶発振器５の出力周波数ｆｏを分周する
際に、同図に斜線で示すような所定の位相ステップ幅Δ
を用いて行われる。従来装置においては、ディジタル信
号ｆｉの入力開始からの引き込み時間を短縮するために
、上記位相ステップ幅Δを予め第６図に示すように、最
初は大きく設定して概略引き込みを行い、時間経過（ｔ
　１−ｔ　２−ｔ　３　）に従って順次小さくして引き
込みのＩｋ調整を行うように設定されている。このよう
にして得られたＤＰＬＬ４の出力信号ｆｄはディジタル
信号の伝送速度ｆｉと同一周波数（水晶発振器５の出力
周波数ｆｏをディジタル信号ｆｉのｎ倍とするとｆｄ−
ｆｏ／ｎ）で位相の同期したパルス出力となり、これが
判定回路６に入力される。判定回路６では、上記ＤＰＬ
Ｌ４の出力信号ｆｄを判定クロックとして等化増幅器１
を通したディジタル信号ｆｉのパルスの有無を判定する
。従って、出力端子ＯＵＴからは入力信号系列に対応し
たパルス列が取り出される。

〔発明が解決しようとする問題点〕

ところで、ＤＰＬＬ４の基準発振器として用いられる水
晶発振器５は、給電後最初は基準周波数ｆＯより高い周
波数で発振し、時間経過にともなって徐々に基準周波数
ｆＯに安定する周波数立上り特性を有しており、この特
性は温度等により変化するばかりか、個々の水晶発振器
間で異なるのが通常である。

しかしながら、上記従来装置によると、ディジタル信号
の入力開始後段階的に変化するＤＰＬＬの位相ステップ
幅は予め固定されているので、すでに周波数引き込みは
完了しており、次のステップとしての位相引き込みの短
縮を図ろうということではその効果があったが、ディジ
タル信号と同時に電源が給電され、基準発振器が上述し
たように周波数立上り特性を持つ場合には、予め設定さ
れた位相ステップ幅の変化が上記立上り特性と合致しな
かったり、その変化量が小さかったりして、周波数の引
き込みに時間がかかるという問題点を有していた。この
ことは、ディジタル信号再生のためのクロック周波数の
安定化時間及び位相同期の確立の時間が長くかかること
を意味し、電源投入後、極めて短期間に同期確立を必要
とする装置には大きな問題点となっていた。

本発明はかかる問題点を解消するためになされたもので
、位相同期ループ回路の位相ステップ幅を基準発振器の
周波数立上り特性に適応的に変化させて、周波数引き込
み時間の短縮を図り、ディジタル信号再生のためのクロ
ック周波数の安定化時間及び位相同期確立の時間を短縮
することができるディジタル信号再生装置を提供するこ
とを目的とするものである。

〔問題点を解決するための手段〕

本発明に係るディジタル信号再生装置は、基準発振器の
出力周波数をカウントする周波数カウンタと、この周波
数カウンタの出力を微分する演算回路とから成る周波数
引き込み手段を備え、この周波数引き込み手段は上記基
準発振器の出力周波数の立上り特性に対応して位相同期
ループ回路を制御して、その出力周波数を変化させてデ
ィジタル信号の判定に必要なりロック信号を生成するも
のである。

また、本発明の別発明は、上記のものにおいてディジタ
ル信号を上記周波数カウンタのゲート信号としたもので
ある。

〔作用〕

本発明においては、周波数カウンタにより基準発振器の
出力周波数が測定され、更に、この値が上記周波数カウ
ンタとともに周波数引き込み手段を構成する演算回路で
微分されることにより、基準発振器の周波数立上り特性
の時間経過にともなう傾斜、すなわち微分値が得られる
０周波数引き込み手段はこの微分値を位相同期ループ回
路の位相ステップ幅を制御する制御信号として出力し、
微分値が大きいほどステップ幅を大きくすることにより
周波数引き込み時間の短縮が図られる。

また、本発明の別発明においては、周波数カウンタは入
力ディジタル信号をサンプリング周波数として、基準発
振器の出力周波数を測定する。

〔実施例〕

以下、本発明を実施例を図示して説明する。なお、前記
従来例と同一または相当部分には同一符号を用い、その
説明は省略する。

第１図は本発明によるディジタル信号再生装置の一実施
例を示すブロック図であり、同図において、８は水晶発
振器５の出力周波数ｆｏをカウントする周波数カウンタ
、９は上記周波数カウンタ８の出力を微分し、その結果
を量子化してＤＰＬＬ４の位相ステップ幅Δを制御する
制御信号として出力する演算回路であり、これらにより
周波数引き込み手段１０が構成されている。なお、本実
施例においては、上記周波数カウンタ８におけるサンプ
リングのためのゲート信号として、容易に周期的なパル
スが得られるディジタル信号【ｉを用いている。

次に第２図及び第３図を参照して本実施例の作用につい
て説明する。なお、第２図は水晶発振器５の周波数立上
り特性を示す図、第３図はディジタル信号ｆｉとＤＰＬ
Ｌ４の出力信号ｆｄの時間経過にともなう変化を示すタ
イミング図である。

まず、ディジタル信号ｆｉをサンプリング周波数として
、周波数カウンタ８で水晶発振器５の出力周波数ｆｏを
測定する。これにより、サンプリング周期（ｔ　Ｏ，ｔ
　１．　　ｔ　２．　　ｔ　３）での出力周波数ｆｏ（
ｔ）が第２図に示す如く得られる０次に、時間ｔ１．ｔ
２．ｔ３で上記出力周波数ｆｏ（ｔ）を演算回路９で微
分することにより、水晶発振器５の周波数立上り特性の
傾斜ＡＩ、Ａ２．Ａ３が得られる。更に、この傾斜Ａ１
．Ａ２．Ａ３が量子化されて、ＤＰＬＬ４の位相ステッ
プ幅を制御する制御信号として該ＤＰＬＬ４に出力され
る。

ＤＰＬＬ４においては、第３図に示すように上記演算回
路９の出力、すなわち、周波数立上り特性の微分値に対
応して、その値が大きいほど位相ステップ幅Δ（比率）
が大きく設定され、出力信号ｆｄのパルス幅を時間経過
（ｔ　１−ｔ　２−ｔ　３）とともに変化させて、この
出力周波数ｆｄをディジタル信号の伝送速度ｆｉに一致
させるように周波数引き込みが行われる。

従って、本装置では水晶発振器５の周波数立上り特性を
補償するように作用し、該特性にかかわらず周波数引き
込み時間が短縮される。また、水晶発振器５自身の周波
数立上り特性だけでなく、電源回路７の立上り特性にも
とづく水晶発振器５の周波数立上り特性にも対応するこ
とができるとともに、これらを立上り特性の優れた高価
のものとすることなく、装置を安価に構成できるという
効果もある。特に本実施例においては、周波数カウンタ
８のサンプリング周波数のゲート信号として、ディジタ
ル信号ｆｉを用いたので装置を安価に構成できるという
効果は大きい。

なお、上記実施例においては、上記したように周波数カ
ウンタ８のゲート信号にディジタル信号ｆｉを用いてい
るが、これは周辺装置等の発振器からの出力周波数を用
いても、また、この装置に別途ゲート信号用の発振器を
備えるようにしても、本発明の所期の目的は達成するこ
とができる。

〔発明の効果〕

本発明は以上説明したように、基準発振器の出力周波数
をカウントする周波数カウンタと、この周波数カウンタ
の出力を微分する演算回路とから成る周波数引き込み手
段を備え、この周波数引き込み手段は上記基準発振器の
出力周波数の立上り特性に対応して上記位相同期ループ
回路を制御して、その出力周波数をディジタル信号の伝
送速度に一致させるようにしたので、基準発振器の周波
数立上り特性にかかわらず引き込み時間を短縮すること
ができ、ディジタル信号再生のためのクロック周波数の
安定化時間及び位相同期確立の時間を短縮することがで
きるという効果がある。

また、本発明の別発明は、上記周波数カウンタのゲート
信号にディジタル信号を用いたので、ゲート信号用の発
振器を別途備える必要がなく、装置が安価に構成できる
という効果がある。

【図面の簡単な説明】

第１図は本発明によるディジタル信号再生装置の一実施
例を示すブロック構成図、第２図は基準発振器の周波数
立上り特性を示す図、第３図は上記実施例の引き込み動
作を示すタイミング図、第４、図は従来装置の一例を示
すブロック構成図、第５図は従来装置の引き込み動作を
示すタイミング図、第６図は従来装置の位相ステップ幅
の変化を示す図である。 ３・・・タイミング抽出回路、４・・・ディジタル位相
同期ループ回路、５・・・基準発振器、６・・・判定回
路、８・・・周波数カウンタ、９・・・演算回路、１０
・・・周波数引き込み手段。 なお、図中同一または相当部分には同一符号を用いてい
る。 代理人　　大　岩　増　雄　（ばか２名）＋４図 手続補正書（０如 昭和６１年１　イ３　日 の名称 ディジタル信号再生装置 ゴする者 代表者志岐守哉 ５、補正の対象 発明の詳細な説明の欄。 ６、補正の内容 （１）明細書第３頁第１１行目「入力された伝送中」と
あるのを「入力された。伝送中」と補正する。 （２）同書第４頁第２行目「にもとづき入力され−ま。 とあるのを「にもとづき、入力され」と補正する。 以上

Claims (2)

【特許請求の範囲】
1. （１）外部からディジタル信号が入力されたとき、これ
   と同時に給電される基準発振器と、上記ディジタル信号
   の１個のパルスの発生タイミングを抽出するタイミング
   抽出回路と、上記基準発振器の出力とタイミング抽出回
   路の出力にもとづきパルスを出力する位相同期ループ回
   路と、この位相同期ループ回路の出力にもとづきディジ
   タル信号を取り出す判定回路とを備えたディジタル信号
   再生装置において、上記基準発振器の出力周波数をカウ
   ントする周波数カウンタと、この周波数カウンタの出力
   を微分する演算回路とから成る周波数引き込み手段を備
   え、この周波数引き込み手段は上記基準発振器の出力周
   波数の立上り特性に対応して上記位相同期ループ回路の
   出力周波数及び位相を制御して、上記位相同期ループ回
   路の周波数引き込み及び位相引き込み時間を短縮したこ
   とを特徴とするディジタル信号再生装置。
2. （２）外部からディジタル信号が入力されたとき、これ
   と同時に給電される基準発振器と、上記ディジタル信号
   の１個のパルスの発生タイミングを抽出するタイミング
   抽出回路と、上記基準発振器の出力とタイミング抽出回
   路の出力にもとづきパルスを出力する位相同期ループ回
   路と、この位相同期ループ回路の出力にもとづきディジ
   タル信号を取り出す判定回路とを備えたディジタル信号
   再生装置において、上記基準発振器の出力周波数をカウ
   ントする周波数カウンタと、この周波数カウンタの出力
   を微分する演算回路とから成る周波数引き込み手段を備
   え、この周波数引き込み手段は上記基準発振器の出力周
   波数の立上り特性に対応して上記位相同期ループ回路の
   出力周波数及び位相を制御して、上記位相同期ループ回
   路の周波数引き込み及び位相引き込み時間を短縮すると
   ともに、上記ディジタル信号を上記周波数カウンタのゲ
   ート信号としたことを特徴とするディジタル信号再生装
   置。