JPS61236296A - 分散制御形時分割交換機 - Google Patents
分散制御形時分割交換機Info
- Publication number
- JPS61236296A JPS61236296A JP7642985A JP7642985A JPS61236296A JP S61236296 A JPS61236296 A JP S61236296A JP 7642985 A JP7642985 A JP 7642985A JP 7642985 A JP7642985 A JP 7642985A JP S61236296 A JPS61236296 A JP S61236296A
- Authority
- JP
- Japan
- Prior art keywords
- etu
- switching
- highway information
- dsu
- communication path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、分散形時分割電子交換機に係り、詳しくは２
重化された通話路装置の系切替回路に関するものである
。
重化された通話路装置の系切替回路に関するものである
。
２重化された通話路装置と通話路制御装置から成る交換
ユニットが複数で構成され、それら通話路装置および通
話路制御装置のアクト／スタンバイを、前記交佛ユニッ
ト毎に独立に設定できる分散制御形時分割交換機におい
ては、通話路装置が障害時、切替制御が容易に行なえる
か、否かが障害復旧を大きく左右する。
ユニットが複数で構成され、それら通話路装置および通
話路制御装置のアクト／スタンバイを、前記交佛ユニッ
ト毎に独立に設定できる分散制御形時分割交換機におい
ては、通話路装置が障害時、切替制御が容易に行なえる
か、否かが障害復旧を大きく左右する。
従来のこの種の通話路装置としては、文献「電気通信施
設、施−６４−５，５１〜５８頁、Ｄ７０形自動交換機
の概要〈その２〉−ハードウェアー」に記載されている
。これによると、通話路スイッチは０系、１系の２面あ
るだけで、そのうちのいずれか１つでも障害になった場
合には、系切替という制御を行なわなければならない。
設、施−６４−５，５１〜５８頁、Ｄ７０形自動交換機
の概要〈その２〉−ハードウェアー」に記載されている
。これによると、通話路スイッチは０系、１系の２面あ
るだけで、そのうちのいずれか１つでも障害になった場
合には、系切替という制御を行なわなければならない。
そして、同装置によると、通話路スイッチのブロック単
位には系切替が行なえな（、信頼性。
位には系切替が行なえな（、信頼性。
容易性の点で好ましくない。
例えば、２重化された通話路装置のアクト系ノ障害時に
は、障害ブロック内で独立して系切替が行なえない構成
であるため、瞬時の系切替ができず、ハイウェイ情報の
ビットの欠落９重複等の問題を残すものであった。
は、障害ブロック内で独立して系切替が行なえない構成
であるため、瞬時の系切替ができず、ハイウェイ情報の
ビットの欠落９重複等の問題を残すものであった。
本発明の目的は、分散制御形の時分割交換機において、
ブロック毎に通話路装置のアクト／スタンドパイを切替
える時に１通話路装置の系切替を他のブロックに無関係
に行なえ、ブロック間相互のプロセッサの通信を系切替
時には不要として瞬時の系切替を可能にし、交換機の信
頼性を向上させることにある。
ブロック毎に通話路装置のアクト／スタンドパイを切替
える時に１通話路装置の系切替を他のブロックに無関係
に行なえ、ブロック間相互のプロセッサの通信を系切替
時には不要として瞬時の系切替を可能にし、交換機の信
頼性を向上させることにある。
本発明の特徴は、分散形時分割交換機忙おいて、各々の
独立したブロック間でのプロセッサの通信なしに各ブロ
ックにおいて系切替を可能とした点である。すなわち、
通話路装置の他ブロックへの送り側に、自系がアクトの
場合は自系のハイウェイ情報を、他系がアクトの場合は
、他のハイウェイ情報を送れる交絡を設けると共に、通
話略装置間のハイウェイ情報の受信側にはエラスティッ
ク・メモリを設け、かつ、通話路装置間のハイウェイ情
報の伝送には、並列伝送をすることにより、他ブロック
に無関係に障害時にハイウェイ情報の欠落２重複なしに
系切替ができるようにした点である。
独立したブロック間でのプロセッサの通信なしに各ブロ
ックにおいて系切替を可能とした点である。すなわち、
通話路装置の他ブロックへの送り側に、自系がアクトの
場合は自系のハイウェイ情報を、他系がアクトの場合は
、他のハイウェイ情報を送れる交絡を設けると共に、通
話略装置間のハイウェイ情報の受信側にはエラスティッ
ク・メモリを設け、かつ、通話路装置間のハイウェイ情
報の伝送には、並列伝送をすることにより、他ブロック
に無関係に障害時にハイウェイ情報の欠落２重複なしに
系切替ができるようにした点である。
以下、添付図に従って本発明の一実施例を詳述する。第
１図は分散形時分割交換機の通話路装置の構成図であり
、第２図は通話路装置間のインターフェース部のブロッ
ク構成図である。
１図は分散形時分割交換機の通話路装置の構成図であり
、第２図は通話路装置間のインターフェース部のブロッ
ク構成図である。
まず、第１図〜第６図に従って説明する。第１図におい
て、１．２．７．８は、集線段のスイッチ（ＥＴＵ）、
３，４，５．６は分配段のスイッチ（ＤＳＵ）で、スイ
ッチ１，２，７゜８並びに５．４，５．６単位に制御用
プロセッサがあり、呼処理プログラムは各々別々の交換
機であるように動作している。
て、１．２．７．８は、集線段のスイッチ（ＥＴＵ）、
３，４，５．６は分配段のスイッチ（ＤＳＵ）で、スイ
ッチ１，２，７゜８並びに５．４，５．６単位に制御用
プロセッサがあり、呼処理プログラムは各々別々の交換
機であるように動作している。
分配段のスイッチ（ＤＳＵ）間は、０系、１系の交絡が
ないため、分配段のスイッチ（ＤＳＵ）は０系、１系の
２面で構成されていることになるが、各分配段スイッチ
（ＤＳＵ）集線段スイッチ（ＥＴＵ）間は、ハイウェイ
情報の交絡があるため、０系、１系自由に接続できる。
ないため、分配段のスイッチ（ＤＳＵ）は０系、１系の
２面で構成されていることになるが、各分配段スイッチ
（ＤＳＵ）集線段スイッチ（ＥＴＵ）間は、ハイウェイ
情報の交絡があるため、０系、１系自由に接続できる。
第２図は、第１図に示す分配段スイッチ（ＤＳＵ）部と
１集積線段スイッチ（ＥＴＵ）間のインターフェース部
のブロック図であって、９はＩｉ：ＴＵＩ系フロント側
スイッチ、 １０はＥＴＬＪＯ系フロント側スイッチ、
１１は１系ＤＳＵ部、１２は０系ＤＳＵ部１３はＢＴＵ
１系リア側スイツチ、１４はＥＴＵＯ系リア側スイッ
チ、１５はＥＴＵフロント側間と、ＤＳＵ間のハイウェ
イ情報の系交絡の遅延分をビット合わせするシフトレジ
スタ、１６．１７はＥＴＵ、ＤＳＵのアクト、スタンド
パイ情報によって、自系がアクトの場合は自系のハイウ
ェイ情報、自系がスタンドパイの場合は他系のハイウェ
イ情報を選択するセレクタ、１８．１９は自系のソフト
オーダにより前段スイッチのハイウェイ情報の０系、１
系のどちらかを選択するセレクタ、２０は集線段スイッ
チ（ＥＴＵ）間及び分配段（ＤＳＵ）間のノ・イウエイ
情報のＯ系／１系間のクロック位相差を吸収するエラス
ティックメモリ、２１はＥ Ｔ Ｕ −ＤＳＵ間、ＤＳ
Ｕ−ＢＴＵ間のクロック位相差を吸収するエラスティッ
クメモリである。
１集積線段スイッチ（ＥＴＵ）間のインターフェース部
のブロック図であって、９はＩｉ：ＴＵＩ系フロント側
スイッチ、 １０はＥＴＬＪＯ系フロント側スイッチ、
１１は１系ＤＳＵ部、１２は０系ＤＳＵ部１３はＢＴＵ
１系リア側スイツチ、１４はＥＴＵＯ系リア側スイッ
チ、１５はＥＴＵフロント側間と、ＤＳＵ間のハイウェ
イ情報の系交絡の遅延分をビット合わせするシフトレジ
スタ、１６．１７はＥＴＵ、ＤＳＵのアクト、スタンド
パイ情報によって、自系がアクトの場合は自系のハイウ
ェイ情報、自系がスタンドパイの場合は他系のハイウェ
イ情報を選択するセレクタ、１８．１９は自系のソフト
オーダにより前段スイッチのハイウェイ情報の０系、１
系のどちらかを選択するセレクタ、２０は集線段スイッ
チ（ＥＴＵ）間及び分配段（ＤＳＵ）間のノ・イウエイ
情報のＯ系／１系間のクロック位相差を吸収するエラス
ティックメモリ、２１はＥ Ｔ Ｕ −ＤＳＵ間、ＤＳ
Ｕ−ＢＴＵ間のクロック位相差を吸収するエラスティッ
クメモリである。
第２図の回路構成によると、集線段スイッチ（以下ＥＴ
Ｕと略す）間および分配段スイッチ（以下ＤＳＵと略す
）間のハイウェイ情報の交絡及び受信側にエラスティッ
クメモリがあるため、ＤＳＵのＥＴＵからのハイウェイ
情報の受は側、及びＥＴＵのＤＳＵからの受は側には、
４本のハイウェイ情報線共に、アクト側のスイッチの情
報が乗ってくることになる。このため、ＤＳＵはＥＴＵ
の０系／１系どちらのハイウェイ情報を受信しても同じ
ハイウェイ・データのため、また、ＥＴＵはＤＳＵの０
系／１系どちらのハイウェイ情報を受信しても同じため
、受信側スイッチは、０系／１系どちらのハイウェイ情
報を選択してもよいことになる。また、ＥＴＵ−ＤＳＵ
間のハイウェイ情報は、８ビット＋１ビツト（パリティ
）のパラレル伝送であるので、瞬時系切替が行なえ、シ
リアル伝送のようニレシスタも必要としない。またエラ
スティック・メモリにより、ＥＴＵ、ＤＳＵの系切替時
にビット欠け、ビットの重複は起こらない。
Ｕと略す）間および分配段スイッチ（以下ＤＳＵと略す
）間のハイウェイ情報の交絡及び受信側にエラスティッ
クメモリがあるため、ＤＳＵのＥＴＵからのハイウェイ
情報の受は側、及びＥＴＵのＤＳＵからの受は側には、
４本のハイウェイ情報線共に、アクト側のスイッチの情
報が乗ってくることになる。このため、ＤＳＵはＥＴＵ
の０系／１系どちらのハイウェイ情報を受信しても同じ
ハイウェイ・データのため、また、ＥＴＵはＤＳＵの０
系／１系どちらのハイウェイ情報を受信しても同じため
、受信側スイッチは、０系／１系どちらのハイウェイ情
報を選択してもよいことになる。また、ＥＴＵ−ＤＳＵ
間のハイウェイ情報は、８ビット＋１ビツト（パリティ
）のパラレル伝送であるので、瞬時系切替が行なえ、シ
リアル伝送のようニレシスタも必要としない。またエラ
スティック・メモリにより、ＥＴＵ、ＤＳＵの系切替時
にビット欠け、ビットの重複は起こらない。
第３図は、前述したＥＴＵ、ＤＳＵが共ＫＯ系アクトの
場合のハイウェイ情報のルート図であり、第４図は、第
３図の状態からＤＳＵが１系アク）Ｋ切替った場合のハ
イウェイ情報のルート図である。また、第５図は第３図
の状態からＢＴＵが１系アクトに切替った場合のハイウ
ェイ情報のルート図である。
場合のハイウェイ情報のルート図であり、第４図は、第
３図の状態からＤＳＵが１系アク）Ｋ切替った場合のハ
イウェイ情報のルート図である。また、第５図は第３図
の状態からＢＴＵが１系アクトに切替った場合のハイウ
ェイ情報のルート図である。
これらのハイウェイ情報のルート図忙も示すように、Ｅ
ＴＵ−ＤＳＵのそれぞれが障害となり系切替時において
、ＥＴＵ−ＤＳＵのプロセッサ間の通信を不必要としで
あるので、瞬時に系切替えが行なえ、信頼性は向上し、
ソフトウェア溝底の簡略化が実現できるものである。
ＴＵ−ＤＳＵのそれぞれが障害となり系切替時において
、ＥＴＵ−ＤＳＵのプロセッサ間の通信を不必要としで
あるので、瞬時に系切替えが行なえ、信頼性は向上し、
ソフトウェア溝底の簡略化が実現できるものである。
上述の実施例からも明らかなように本発明によれば、時
分割交換機の２重化された通話路装置において、アクト
系が障害時、前後の他のブロックには全（無関係に障害
ブロック内で独立して系切替えができるため、障害時の
障害系の切離し、ホット予備系をアクトに切替え、しか
も、ブロックのプロセッサ間の通信が不要のため瞬時に
切替えが行なえ、ハイウェイ情報のビットの欠落１重複
もなく、信頼性向上に大きく寄与し、かつソフトウェア
プログラムの簡略化が実現できる等の利点がある。
分割交換機の２重化された通話路装置において、アクト
系が障害時、前後の他のブロックには全（無関係に障害
ブロック内で独立して系切替えができるため、障害時の
障害系の切離し、ホット予備系をアクトに切替え、しか
も、ブロックのプロセッサ間の通信が不要のため瞬時に
切替えが行なえ、ハイウェイ情報のビットの欠落１重複
もなく、信頼性向上に大きく寄与し、かつソフトウェア
プログラムの簡略化が実現できる等の利点がある。
添付図は本発明の一実施例を説明するための図であって
、第１図は、分散形時分割交換機の通話路装置の構成図
、第２図は、通話路装置間のインターフェース部のブロ
ック構成図、第３図は通話路装置が２ブロック共に０系
アクトの場合のハイウェイ情報の系統図、第４図はＤＳ
Ｕ部の通話路装置がＯ系から１系アクトに切替った場合
の系統図である。 １・・・ＥＴＵ部の０系フロント側のスイッチ、２・・
・ＥＴＵ部の１系フロント側のスイッチ、３゜・・・Ｄ
ＳＵ部の０系フロント側のスイッチ、４・・・ＤＳＵ部
の１系フロント側のスイッチ、５・・・ＤＳＵ部の０系
リア側のスイッチ、６・・・ＤＳＵ部の１系リア側のス
イッチ、７・・・ＥＴＵ部の０系リア側のスイッチ、８
・・・ＥＴＵ部の１系リア側のスイッチ、９・・・ＥＴ
Ｕ部の１系フロント側スイツチのハイウェイ情報の送信
部、１０−・・ＥＴＵ部の０系フロント側スイツチの送
信部、１１・・・１系ＤＳＵ部、１２・・・０系ＤＳＵ
部、１３・・・ＥＴＵ部の１系リア側スイツチのハイウ
ェイ情報の受信部、１４・・・ＥＴＵ部の０系リア側ス
イツチの受信部、１５・・・位相ビット合せのための遅
延用レジスタ、１６．、、Ｅ Ｔ ＵＭ）送信側セＬ／
フタ、１７−ＤＳＵ部の送信側セレクタ、１Ｂ・・・
ＤＳＵ部の受信側セレクタ、１９・・・ＥＴＵ部の受信
側セレクタ、２０．２１・・・エラスティックメモリ。
、第１図は、分散形時分割交換機の通話路装置の構成図
、第２図は、通話路装置間のインターフェース部のブロ
ック構成図、第３図は通話路装置が２ブロック共に０系
アクトの場合のハイウェイ情報の系統図、第４図はＤＳ
Ｕ部の通話路装置がＯ系から１系アクトに切替った場合
の系統図である。 １・・・ＥＴＵ部の０系フロント側のスイッチ、２・・
・ＥＴＵ部の１系フロント側のスイッチ、３゜・・・Ｄ
ＳＵ部の０系フロント側のスイッチ、４・・・ＤＳＵ部
の１系フロント側のスイッチ、５・・・ＤＳＵ部の０系
リア側のスイッチ、６・・・ＤＳＵ部の１系リア側のス
イッチ、７・・・ＥＴＵ部の０系リア側のスイッチ、８
・・・ＥＴＵ部の１系リア側のスイッチ、９・・・ＥＴ
Ｕ部の１系フロント側スイツチのハイウェイ情報の送信
部、１０−・・ＥＴＵ部の０系フロント側スイツチの送
信部、１１・・・１系ＤＳＵ部、１２・・・０系ＤＳＵ
部、１３・・・ＥＴＵ部の１系リア側スイツチのハイウ
ェイ情報の受信部、１４・・・ＥＴＵ部の０系リア側ス
イツチの受信部、１５・・・位相ビット合せのための遅
延用レジスタ、１６．、、Ｅ Ｔ ＵＭ）送信側セＬ／
フタ、１７−ＤＳＵ部の送信側セレクタ、１Ｂ・・・
ＤＳＵ部の受信側セレクタ、１９・・・ＥＴＵ部の受信
側セレクタ、２０．２１・・・エラスティックメモリ。
Claims (1)
- ２重化構成の通話路装置と通話路制御装置から成る複数
の交換ユニットで構成され、該通話路装置並びに通話路
制御装置のアクト／スタンバイを交換ユニット毎に独立
して設定できる分散制御形時分割交換機において、該交
換ユニット内の２重化された通話路装置の他交換ユニッ
トの送信側にハイウェイ情報の交絡を設けると共に、前
記交換ユニット間および交換ユニット内の通話路装置間
は、９ビットパラレルのハイウェイ情報と、該ハイウェ
イ情報に同期したクロック信号によって接続し、かつ該
ハイウェイ情報の受信側にエラスティックメモリを設け
たことを特徴とする分散制御形時分割交換機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7642985A JPS61236296A (ja) | 1985-04-12 | 1985-04-12 | 分散制御形時分割交換機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7642985A JPS61236296A (ja) | 1985-04-12 | 1985-04-12 | 分散制御形時分割交換機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61236296A true JPS61236296A (ja) | 1986-10-21 |
Family
ID=13604919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7642985A Pending JPS61236296A (ja) | 1985-04-12 | 1985-04-12 | 分散制御形時分割交換機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61236296A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015188220A (ja) * | 2014-03-26 | 2015-10-29 | 三菱電機株式会社 | 光チャネルデータユニットスイッチおよび光チャネルデータユニットスイッチを動作させるための方法 |
-
1985
- 1985-04-12 JP JP7642985A patent/JPS61236296A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015188220A (ja) * | 2014-03-26 | 2015-10-29 | 三菱電機株式会社 | 光チャネルデータユニットスイッチおよび光チャネルデータユニットスイッチを動作させるための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1227859A (en) | Alternate paths in a self-routing packet switching network | |
| EP0214593B1 (en) | Ring packet switch | |
| KR0131339B1 (ko) | 스위칭 회로망 | |
| JPH0552118B2 (ja) | ||
| US5493565A (en) | Grooming device for streamlining a plurality of input signal lines into a grouped set of output signals | |
| US4543651A (en) | Duplicated time division switching system | |
| US5568300A (en) | Fiber interface shelf for interfacing ATM switch module and subscriber line or toll switch | |
| CA2302257C (en) | Communication device for the transmission of information signals | |
| CA1273076A (en) | Flexible duplex dual port serial link controller | |
| JPS61236296A (ja) | 分散制御形時分割交換機 | |
| PT90811B (pt) | Rede de transmissao de dados com proteccao de canal de dados | |
| KR920005063B1 (ko) | 디지틀 전전자 교환기의 이중화된 타임스위치 | |
| JP3149047B2 (ja) | 二重化データ処理装置 | |
| US7075888B1 (en) | Method for operating interface modules in an ATM communications device | |
| JPS6398244A (ja) | ル−プ状ネツトワ−クシステムの伝送装置 | |
| JPH01231539A (ja) | マルチポイント端末システム | |
| JP3074806B2 (ja) | 信号チャンネル選択方式 | |
| KR100197439B1 (ko) | 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치 | |
| JPS58191560A (ja) | デイジタル交換機における共通線信号接続方式 | |
| JPS6333360B2 (ja) | ||
| JP2000156681A (ja) | 回線診断方式 | |
| JPH0563802A (ja) | 交換機の二重化装置 | |
| JPS62284539A (ja) | ル−プネツトワ−ク装置 | |
| JPH11220515A (ja) | バス二重化装置及びその試験方法 | |
| JPH08186619A (ja) | 無瞬断二重化切替方式 |