JPS61232486A - イメ−ジデ−タ移動方式 - Google Patents
イメ−ジデ−タ移動方式Info
- Publication number
- JPS61232486A JPS61232486A JP60074728A JP7472885A JPS61232486A JP S61232486 A JPS61232486 A JP S61232486A JP 60074728 A JP60074728 A JP 60074728A JP 7472885 A JP7472885 A JP 7472885A JP S61232486 A JPS61232486 A JP S61232486A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- address
- bitmap memory
- comparing
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ビットマツプメモリ上に展開されたイメージデータを移
動させる場合、移動先のアドレスと展開中のアドレスと
の大小を判定して、イメージデータがビットマツプメモ
リ上で重畳することの無いように読出す方向を判定する
手段を設け、イメージデータを退避用メモリ領域に転送
することを不要とした。
動させる場合、移動先のアドレスと展開中のアドレスと
の大小を判定して、イメージデータがビットマツプメモ
リ上で重畳することの無いように読出す方向を判定する
手段を設け、イメージデータを退避用メモリ領域に転送
することを不要とした。
本発明はビットマツプメモリに表示内容を展開した後ラ
スタ走査して読出し表示する表示装置に係り、特に該ビ
ットマツプメモリ上でイメージデータを移動する場合、
高速に移動処理を行うことを可能とすると共に、該イメ
ージデータの退避用メモリ領域を不要とするイメージデ
ータ移動方式情報処理装置の普及に伴い、各種表示装置
が開発され、実用化しているが、一般にビットマツプメ
モリ上に主記憶から表示内容を一画面分展開し、これを
ラスタ走査して読出し、ブラウン管に表示する表示装置
が多く用いられている。
スタ走査して読出し表示する表示装置に係り、特に該ビ
ットマツプメモリ上でイメージデータを移動する場合、
高速に移動処理を行うことを可能とすると共に、該イメ
ージデータの退避用メモリ領域を不要とするイメージデ
ータ移動方式情報処理装置の普及に伴い、各種表示装置
が開発され、実用化しているが、一般にビットマツプメ
モリ上に主記憶から表示内容を一画面分展開し、これを
ラスタ走査して読出し、ブラウン管に表示する表示装置
が多く用いられている。
この表示装置でブラウン管に表示されているイメージデ
ータを、同一画面上で別の場所に移動して表示すること
がある。この場合ビットマツプメモリの或領域に書込ま
れたイメージデータを、他の領域に移動する処理を行う
が、この処理は高速に実施出来ると共に、余分なメモリ
領域を必要としないことが望ましい。
ータを、同一画面上で別の場所に移動して表示すること
がある。この場合ビットマツプメモリの或領域に書込ま
れたイメージデータを、他の領域に移動する処理を行う
が、この処理は高速に実施出来ると共に、余分なメモリ
領域を必要としないことが望ましい。
第3図は従来のイメージデータ移動方法を説明する図で
ある。
ある。
プロセッサ1は主記憶2のイメージデータをビ+)マツ
プメモリ3に書込む、P/S変換回路4はビットマツプ
メモリ2に書込まれたイメージデータをラスタ走査して
読出し、ビデオ信号に変換して表示部5に送出して表示
する。
プメモリ3に書込む、P/S変換回路4はビットマツプ
メモリ2に書込まれたイメージデータをラスタ走査して
読出し、ビデオ信号に変換して表示部5に送出して表示
する。
プロセッサ1は表示部5に表示しているイメージデータ
を移動する指示を受けると、このイメージデータをビッ
トマツプメモリ3から一旦主記憶2に転送し、移動先を
示す新たなアドレスにより、このイメージデータを再度
ビットマツプメモリ3に書込むことで、指定されたイメ
ージデータの移動を行う。
を移動する指示を受けると、このイメージデータをビッ
トマツプメモリ3から一旦主記憶2に転送し、移動先を
示す新たなアドレスにより、このイメージデータを再度
ビットマツプメモリ3に書込むことで、指定されたイメ
ージデータの移動を行う。
上記の如く、従来はイメージデータを移動する場合、ビ
ットマツプメモリ3以外のメモリ領域が必要であり、更
に別なメモリにイメージデータを一旦退避するため、処
理時間が長くなるという問題がある。
ットマツプメモリ3以外のメモリ領域が必要であり、更
に別なメモリにイメージデータを一旦退避するため、処
理時間が長くなるという問題がある。
本発明はこのような問題点に鑑み、イメージデータの移
動方向を検出してビットマツプメモリ内部で移動させ、
処理速度を向上させると共に、余分なメモリ領域を必要
としないイメージデータ移動方式を提供することを目的
としている。
動方向を検出してビットマツプメモリ内部で移動させ、
処理速度を向上させると共に、余分なメモリ領域を必要
としないイメージデータ移動方式を提供することを目的
としている。
第1図は本発明の一実施例を示す回路のブロック図であ
る。
る。
第1図はビットマツプメモリ3上に展開されたイメージ
データの移動先アドレスを指示するプロセッサ1と、イ
メージデータの移動先アドレスと該展開中のイメージデ
ータのアドレスの大小を判定して移動するイメージデー
タがビットマツプメモリ3上で重畳しないように読出す
方向を判定する比較回路10と11を設ける構成とする
。
データの移動先アドレスを指示するプロセッサ1と、イ
メージデータの移動先アドレスと該展開中のイメージデ
ータのアドレスの大小を判定して移動するイメージデー
タがビットマツプメモリ3上で重畳しないように読出す
方向を判定する比較回路10と11を設ける構成とする
。
即ち第3図に最初に表示されていたイメージデータのビ
ットマツプメモリ3におけるX方向のアドレスxIを記
憶するXlアドレスレジスタ6と、Y方向のアドレスY
+を記憶する7重アドレスレジスタ8と、新たに移動す
る移動先のX方向アドレスx2を記憶するXlアドレス
レジスタ7と、Y方向アドレスy2を記憶するシスアド
レスレジスタ9と、Xlアドレスレジスタ6の送出する
アドレスXl とXlアドレスレジスタ7の送出するア
ドレスx2を比較する比較回路1oと、y1ア ゛ドレ
スレジスタ8の送出するアドレスyIとy2アドレスレ
ジスタ9の送出するアドレスy2を比較する比較回路1
1と、比較回路10と11の比較結果を記憶し、プロセ
ッサ1に通知するレジスタ12を追加した構成とする。
ットマツプメモリ3におけるX方向のアドレスxIを記
憶するXlアドレスレジスタ6と、Y方向のアドレスY
+を記憶する7重アドレスレジスタ8と、新たに移動す
る移動先のX方向アドレスx2を記憶するXlアドレス
レジスタ7と、Y方向アドレスy2を記憶するシスアド
レスレジスタ9と、Xlアドレスレジスタ6の送出する
アドレスXl とXlアドレスレジスタ7の送出するア
ドレスx2を比較する比較回路1oと、y1ア ゛ドレ
スレジスタ8の送出するアドレスyIとy2アドレスレ
ジスタ9の送出するアドレスy2を比較する比較回路1
1と、比較回路10と11の比較結果を記憶し、プロセ
ッサ1に通知するレジスタ12を追加した構成とする。
上記の構成とすることで、比較回路10と11の比較結
果に基づき、イメージデータの移動方向を検出し、プロ
セッサ1がビットマツプメモリ3上でイメージデータの
移動を行う。
果に基づき、イメージデータの移動方向を検出し、プロ
セッサ1がビットマツプメモリ3上でイメージデータの
移動を行う。
従って別のメモリ領域にイメージデータを転送する手間
を省き、余分なメモリ領域を不要とすると共に、移動処
理速度も向上させることが出来る。
を省き、余分なメモリ領域を不要とすると共に、移動処
理速度も向上させることが出来る。
第2図は本発明のイメージデータ移動を説明する図であ
る。
る。
第2図を用いて第1図の動作を説明する。プロセッサl
は主記憶2からイメージデータを読出し、ビットマツプ
メモリ3に例えば第2図のイメージデータ13に示す如
く書込む。この時プロセッサ1はイメージデータ13の
ビットマツプメモリ3におけるX方向のアドレスXlを
Xlアドレスレジスタ6に、Y方向のアドレスyIをy
Iアドレスレジスタ8に夫々格納する。
は主記憶2からイメージデータを読出し、ビットマツプ
メモリ3に例えば第2図のイメージデータ13に示す如
く書込む。この時プロセッサ1はイメージデータ13の
ビットマツプメモリ3におけるX方向のアドレスXlを
Xlアドレスレジスタ6に、Y方向のアドレスyIをy
Iアドレスレジスタ8に夫々格納する。
プロセッサ1はビットマツプメモリ3に書込んだイメー
ジデータ13の移動を指示されると、ビットマツプメモ
リ3における新たなX方向アドレスx2をXlアドレス
レジスタ7に、Y方向アドレスy2をy2アドレスレジ
スタ9に夫々格納する。
ジデータ13の移動を指示されると、ビットマツプメモ
リ3における新たなX方向アドレスx2をXlアドレス
レジスタ7に、Y方向アドレスy2をy2アドレスレジ
スタ9に夫々格納する。
比較回路10はxIアドレスレジスタ6のアドレスXl
とXlアドレスレジスタ7のアドレスX2とを比較し
、その結果をレジスタ12に書込む。
とXlアドレスレジスタ7のアドレスX2とを比較し
、その結果をレジスタ12に書込む。
又比較回路11はyIアドレスレジスタ8のアドレスy
Iとy2アドレスレジスタ9のアドレスy2とを比較し
、その結果をレジスタ12に書込む。
Iとy2アドレスレジスタ9のアドレスy2とを比較し
、その結果をレジスタ12に書込む。
プロセッサ1はレジスタ12の結果を読取り、Xl”X
2で)I’+ =Yzであればアドレスの変更が無いた
め、移動の必要が無いと判定し、イメージデータの移動
処理を行わない。
2で)I’+ =Yzであればアドレスの変更が無いた
め、移動の必要が無いと判定し、イメージデータの移動
処理を行わない。
例えば第2図に示す如くビットマツプメモリ3に格納さ
れていたイメージデータ13が点線で示すイメージデー
タ14の位置に移動する場合、アドレスxl <x2
* V l <)’2となる。
れていたイメージデータ13が点線で示すイメージデー
タ14の位置に移動する場合、アドレスxl <x2
* V l <)’2となる。
比較回路10と11はこの結果をレジスタ12に書込む
。プロセッサ1は新しいアドレスがX方向、Y方向共大
きいため、イメージデータ14の■で示す位置のアドレ
スを計算し、イメージデータ13の■で示す位置のアド
レスから順次Y方向のアドレスをOの方向、即ち第2図
の上の方向に減算しながら読出し、新しいX方向のアド
レスを一走査線毎に計算し、Y方向のアドレスを■の位
置から順次減算して書込むことでイメージデータ13の
移動を行う。
。プロセッサ1は新しいアドレスがX方向、Y方向共大
きいため、イメージデータ14の■で示す位置のアドレ
スを計算し、イメージデータ13の■で示す位置のアド
レスから順次Y方向のアドレスをOの方向、即ち第2図
の上の方向に減算しながら読出し、新しいX方向のアド
レスを一走査線毎に計算し、Y方向のアドレスを■の位
置から順次減算して書込むことでイメージデータ13の
移動を行う。
アドレスXI >X2.7重<3’2の場合、プロセッ
サ1はイメージデータ13の移動先は点線で示すイメー
ジデータ15であると判定し、■で示す位置のアドレス
を計算し、イメージデータ13の■で示す位置のアドレ
スから、順次Y方向のアドレスをOの方向に減算しなが
ら読出し、新しいX方向のアドレスを一走査線毎に計算
し、Y方向のアドレスを■の位置から順次減算して書込
むことでイメージデータ13の移動を開始する。
サ1はイメージデータ13の移動先は点線で示すイメー
ジデータ15であると判定し、■で示す位置のアドレス
を計算し、イメージデータ13の■で示す位置のアドレ
スから、順次Y方向のアドレスをOの方向に減算しなが
ら読出し、新しいX方向のアドレスを一走査線毎に計算
し、Y方向のアドレスを■の位置から順次減算して書込
むことでイメージデータ13の移動を開始する。
アドレスX藍〉x2 * )’l 〉)’2の場合、
プロセッサlはイメージデータ13の移動先は点線で示
すイメージデータ16であると判定し、x2゜y2のア
ドレスを計算し、イメージデータ13のxI+ yI
のアドレスから、順次Y方向のアドレスをY方向に加算
しながら読出し、新しいX方向のアドレスを一走査線毎
に計算し、Y方向のアドレスをy2の位置から順次加算
して書込むことでイメージデータ13の移動を開始する
。
プロセッサlはイメージデータ13の移動先は点線で示
すイメージデータ16であると判定し、x2゜y2のア
ドレスを計算し、イメージデータ13のxI+ yI
のアドレスから、順次Y方向のアドレスをY方向に加算
しながら読出し、新しいX方向のアドレスを一走査線毎
に計算し、Y方向のアドレスをy2の位置から順次加算
して書込むことでイメージデータ13の移動を開始する
。
アドレスXI <X2.3’l >3’2の場合、プロ
セッサ1はイメージデータ13の移動先は点線で示すイ
メージデータ17であると判定し、x2゜y2のアドレ
スを計算し、イメージデータ13のX+、)’+のアド
レスから、順次Y方向のアドレスをY方向に加算しなが
ら読出し、新しいX方向のアドレスを一走査線毎に計算
し、Y方向のアドレスをy2の位置から順次加算して書
込むことでイメージデータ13の移動を開始する。
セッサ1はイメージデータ13の移動先は点線で示すイ
メージデータ17であると判定し、x2゜y2のアドレ
スを計算し、イメージデータ13のX+、)’+のアド
レスから、順次Y方向のアドレスをY方向に加算しなが
ら読出し、新しいX方向のアドレスを一走査線毎に計算
し、Y方向のアドレスをy2の位置から順次加算して書
込むことでイメージデータ13の移動を開始する。
このようにすることで、新しいイメージデータ14が旧
のイメージデータ13とビットマツプメモリ3上で重畳
することが無いため、退避用のメモリ領域を用意しなく
てもイメージデータ13の移動を行うことが出来る。
のイメージデータ13とビットマツプメモリ3上で重畳
することが無いため、退避用のメモリ領域を用意しなく
てもイメージデータ13の移動を行うことが出来る。
以上説明した如く、本発明はビットマツプメモリ上でイ
メージデータを移動する場合、退避用のメモリ領域を不
要とすると共に、退避用メモリにイメージデータを転送
する必要が無いため高速に処理することが出来る。
メージデータを移動する場合、退避用のメモリ領域を不
要とすると共に、退避用メモリにイメージデータを転送
する必要が無いため高速に処理することが出来る。
第1図は本発明の一実施例を示す回路のブロック図、
第2図は本発明のイメージデータ移動を説明する図、
第3図は従来のイメージデータ移動方法を説明する図で
ある。 図において、 1はプロセッサ、 2は主記憶、 3はビットマツプメモリ、 4はP/S変換回路、 5は表示部、 6はXlアドレスレジスタ、 7はXlアドレスレジスタ、 8はy凰アドレスレジスタ、 9はy2アドレスレジスタ、 10、11は比較回路、 12はレジスタである。 ン (凹 ホ、をβ月3イメージ゛デニタ羽’=*E 蜆す:!=
日牟 2 図
ある。 図において、 1はプロセッサ、 2は主記憶、 3はビットマツプメモリ、 4はP/S変換回路、 5は表示部、 6はXlアドレスレジスタ、 7はXlアドレスレジスタ、 8はy凰アドレスレジスタ、 9はy2アドレスレジスタ、 10、11は比較回路、 12はレジスタである。 ン (凹 ホ、をβ月3イメージ゛デニタ羽’=*E 蜆す:!=
日牟 2 図
Claims (2)
- (1)ビットマップメモリ(3)に表示内容を展開した
後ラスタ走査して読出し表示する表示装置において、 ビットマップメモリ(3)上に展開されたイメージデー
タの移動先アドレスを指示する手段(1)と、移動先ア
ドレスと展開中のアドレスとの大小を判定して、未移動
イメージデータと、移動すべきイメージデータがビット
マップメモリ(3)上で重畳することの無いように読出
す方向を判定する判定手段(10、11)を設けたこと
を特徴とするイメージデータ移動方式。 - (2)上記判定手段(10、11)はイメージデータの
既格納アドレスと、移動先アドレスとに対し、各々二次
元アドレスx_1、y_1及びx_2、y_2とを割当
てると共に、該アドレスx_1とx_2とを比較する第
1の比較手段(10)と、 該アドレスy_1とy_2とを比較する第2の比較手段
(11)とを備え、 該第1と第2の比較手段(10、11)の比較結果に基
づき、x_1<x_2、y_1<y_2の場合及びx_
1>x_2、y_1<y_2の場合は前記イメージデー
タのY方向のアドレスの大きい方向から小さい方向に向
かって順次読出し、 x_1>x_2、y_1>y_2の場合及びx_1<x
_2、y_1>y_2の場合は前記イメージデータのY
方向のアドレスの小さい方向から大きい方向に向かって
順次読出して、 新しいイメージデータの移動先に書込むことを特徴とす
る特許請求の範囲第1項記載のイメージデータ移動方式
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60074728A JPS61232486A (ja) | 1985-04-09 | 1985-04-09 | イメ−ジデ−タ移動方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60074728A JPS61232486A (ja) | 1985-04-09 | 1985-04-09 | イメ−ジデ−タ移動方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61232486A true JPS61232486A (ja) | 1986-10-16 |
Family
ID=13555571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60074728A Pending JPS61232486A (ja) | 1985-04-09 | 1985-04-09 | イメ−ジデ−タ移動方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61232486A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63234367A (ja) * | 1987-02-12 | 1988-09-29 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 図形表示装置 |
-
1985
- 1985-04-09 JP JP60074728A patent/JPS61232486A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63234367A (ja) * | 1987-02-12 | 1988-09-29 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 図形表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0355832B2 (ja) | ||
JP3568555B2 (ja) | ディスプレイ装置 | |
US4924432A (en) | Display information processing apparatus | |
JPH0447376A (ja) | 情報処理装置および情報処理方法 | |
JPS61232486A (ja) | イメ−ジデ−タ移動方式 | |
JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
JP3683657B2 (ja) | グラフィックス表示装置およびグラフィックスプロセッサ | |
JPS58100888A (ja) | イメ−ジ処理装置 | |
JPS61163383A (ja) | 情報処理装置 | |
JPS6122391A (ja) | 表示装置の複写制御方式 | |
JPH0519743A (ja) | スクロール表示方式 | |
JPS58102289A (ja) | イメ−ジ編集システム | |
JP2998417B2 (ja) | マルチメディア情報処理装置 | |
JPH1069428A (ja) | ビデオ表示装置 | |
JPS61290486A (ja) | 表示制御装置 | |
JPS62262087A (ja) | 表示装置 | |
JPS6332588A (ja) | 表示制御装置 | |
JP2861159B2 (ja) | ウィンドウ表示制御装置 | |
JPS6079472A (ja) | データ処理方法 | |
JPS6248561A (ja) | 印刷イメ−ジメモリ装置 | |
JPH04199284A (ja) | ディスプレイ装置 | |
JPS6159484A (ja) | セグメント制御方式 | |
JPS6085681A (ja) | 画像情報処理システム | |
JPS61259289A (ja) | 表示制御装置 | |
JPS616767A (ja) | 画像情報処理システム |