JPS61230570A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、画像読取装置に関する。

［従来技術］ ファクシミリ装置等で画像入力手段として用いられる画
像読取装置では、読取線上に位置する原稿の画像をライ
ンイメージセンサに結像して原稿の主走査をこのライン
イメージセンサで行ない、また、原稿の副走査は原稿搬
送機構によって行なっており、その従来例を第６ＷＩに
示す。

同図において、原稿台１に載置された原稿（図示時）は
搬送ローラ２によって分離ローラ３に送られ。

この分離ローラ３および分離板４の作用によって１枚ず
つに分離されたのちに読取部へと送り込まれる。

読取部では、原稿ＤＰは駆動ローラ５と従動ローラ６に
よってコンタクトガラス７と圧板８の間隙に搬送され、
蛍光灯１０ａ、１０ｂとこの蛍光灯１０ａ、１０ｂを支
持するブラケット１０ｃからなる光源ユニットｌＯによ
って照明される。そして、コンタクトガラス７上に設定
される読取線上の画像がブラケット１０ｃに形成された
スリット１０ｄを介して鏡１１に案内され、反射されて
レンズユニット１２に導がれラインイメージセンサ１３
に結像される。

また、原稿ＤＰは駆動ローラ１４および従動ローラ１５
によって機外へと排出される。

周知のように、光源ユニット１０の蛍光灯１０ａ。

１０ｂの照明分布特性およびレンズユニット１２による
結像特性によりラインイメージセンサ１３での受光レベ
ルが両端部で低下し、第７図に示したように均一になら
ない。

したがって、第８図に示した形状のシェーディング補正
板１６を光路上に介在させ、中央部分の光量を減らすよ
うなシェーディング補正を行なっている。この補正によ
り、第９図に示すように受光レベルは±１０％程度の精
度でほぼ均一になる。

また、このシェーディング補正板１６による補正は精度
が良くないため、基準の白画像を読み取ったときのライ
ンイメージセンサ１３の出力を画素毎に基準信号として
記憶し、原稿読取時はこの基準信号を参照してラインイ
メージセンサ１３の出方を補正する波形整形回路が広く
用いられている。なお、シェーディング補正板１６とこ
の波形整形回路を組み合わせることもなされている。

第１０図に波形整形回路の一例を示す。

図において、ラインイメージセンサ１３が出力するアナ
ログ画信号ＡＶは、増幅器２１を介し、ピークホールド
回路２２およびアナログｌデジタル変換器２３に加えら
れる。

基準の白画像の読取時は、図示しない制御部から出力さ
れる制御信号Ｃ８が論理Ｈレベルにされる。

これによって、切換器２４が図示のように接続し、ピー
クホールド回路２２の出力ピーク信号ＡＰが切換器２４
を介してアナログｌデジタル変換器２３のリファレンス
入力端に加えられるとともに、基準信号を１ライン分記
憶するラインメモリ２５が書き込み状態にされる。

したがって、ラインイメージセンサ１３から出力される
アナログ画信号ＡＶは、そのピーク値ＡＰをリファレン
ス信号として、アナログｌデジタル変換器２３によって
画素毎にデジタル画信号ＤＶに変換され、このデジタル
画信号Ｄｖが基準信号としてラインメモリ２５に記憶さ
れる。

原稿読取時では、制御信号Ｃ５は論理Ｌレベルにされ、
これによって、切換器２４によりラインメモリ２５の出
力をアナログ信号ＤＲに変換するデジタル／アナログ変
換器２６の出力が選択されるとともに、ラインメモリ２
５が読み出し状態にされる。

したがって、原稿読取時はラインメモリ２５に記憶した
基準信号が画素毎に読み出されてデジタルｌアナログ変
換器２６に加えられ、アナログ信号ＤＲに変換される。

このアナログ信号ＯＲは切換器２４を介してアナログｌ
デジタル変換器２３のリファレンス入力端に加わり、こ
れによって、デジタル画信号ＤＶは白画像読取時の状態
に基づいた標準化がなされ、波形整形されて次段装置（
例えば二値化回路やディザマトリックス回路等）に出力
される。

しかしながら、このような波形整形回路には次のような
問題があった。

すなわち、基準となる白画像例えば圧板８の表面がゴミ
等で汚れていた場合、第１１図（ｂ）に示したようにこ
の汚れに対応した画素のアナログ画信号ＡＶが低下する
ため、デジタル画信号ＤＶも低下しく第１１図（ａ）参
照）、このような汚れの影響を受けた信号が基準信号と
してラインメモリ２５に記憶される。

したがって、原稿読取時には第１１図（ｄ）に示したよ
うなアナログ信号ＯＲがリファレンス信号としてアナロ
グ／デジタル変換器２３に供給されるため。

基準の白画像の汚れていた部分に対応したデジタル画信
号ＤＶがこの汚れの影響を受け、その結果読取画像に白
スジや黒スジがあられれるという問題があった。

なお、第１１図（ａ）はラインイメージセンサ１３の１
回の動作開始タイミングを示すライン同期信号であり、
同図（ｃ）は制御信号Ｃ８を示す。

［目的］ 本発明は、上述した従来技術の問題を解決するためにな
されたものであり、基準の白画像の汚れの影響を除去で
きる画像読取装置を提供することを目的としている。

［構成］ 本発明は、この目的を達成するために、基準の白画像の
汚れに対応して大きく低下した部分は、この部分の前後
の画素の信号に基づいて基準信号を算出している。

以下、添付図面を参照しながら本発明の実施例を詳細に
説明する。

第１図は、本発明の一実施例にかかる波形整形回路を例
示している。なお、同図で第１０図と同一部分には同一
符号を付してその説明を省略する。

図において、アナログ／デジタル変換器２３の出力する
デジタル画信号ＤＶは、最大値検出回路３０の一入力端
およびラッチ回路３１に加えられており。

この最大値検出回路３０の出力はセレクタ３２の入力端
Ｂおよび除算器３３の除数入力端に加えられ、また、ラ
ッチ回路３１の出力はセレクタ３２の入力端Ａに加えら
れている。

セレクタ３２の出力は、除算＠３３の被除数入力端、ラ
ッチ回路３４の入力端およびラインメモリ２５の入力端
に加えられるとともに、次段装置にも出方されている。

除算器３３の出力は、その基準入力端に定数設定器３６
から設定値ＤＣが加えられている比較器３５の比較入力
端に加えられており、この比較器３５の出力信号ＣＣは
、セレクタ３２の選択入力端に加えられている。

また、ラッチ回路３１．３４は、図示しない制御部から
出力されるラッチ信号ＬＣによって作動し、入力されて
いる信号を記憶する。したがって、ラッチ信号ＬＣが出
力された時点で、アナログｌデジタル変換器２３の出力
するデジタル画信号ＤＶがラッチ回路３１にラッチされ
、そのときにセレクタ３２から出力されているラッチ回
路３１あるいは最大値検出回路３０の出力のいずれかが
ラッチ回路３４にラッチされる。

このため、任意の時点をとると、ラッチ回路３１からは
注目画素の信号が、また、最大値検出回路３０からは、
ラッチ回路３４から出力される注目画素の直前の画素に
対応した基準の白画像の信号と、アナログ／デジタル変
換器２３から出力される注目画素の次の画素に対応する
デジタル画信号ＤＶのうち大きい方の信号、すなわち、
注目画素の前後の画素の基準信号の大きい方の信号が選
択されて出力されている。

そこで、ラッチ信号ＬＣが出力された直後の状態を考え
ると、比較器３５の出力信号ＣＣは論理Ｌレベルになっ
ており（後述）、セレクタ３２はラッチ回路３１の出力
信号を選択する。これによって、除算器３３の被除数入
力端にはラッチ回路３１が出力している注目画素に対応
する白画像信号が加えられ、その結果、除算器３３は、
注目画素の白画像信号を、この注目画素の前後の基準信
号のうちの大きいもので除算した結果を出力する。

この除算器３３の出力値が、信号ＤＣよりも大きい場合
、比較器３５が出力する信号ＣＣが論理レベルＬになり
、ラッチ回路３１から出力される注目画素に対応する白
画像信号がセレクタ３２によって選択され、ラインメモ
リｚ５に記憶される。すなわち、この場合、注目画素の
自画像信号が汚れのない正常な部分の白画像に対応する
ので、その画像に対応する画信号を当該画素の基準信号
としてラインメモリ２５に記憶している。

一方、除算＠３３の出力値が信号ＤＣよりも小さい場合
、比較器３５が出力する信号ｃｃが論理Ｈレベルになり
、最大値検出回路３０から出力される注目画素の前後の
画素の基準信号の大きい方の信号がセレクタ３２によっ
て選択され、ラインメモリ２５に記憶される。すなわち
、この場合、注目画素の白画像信号が汚れている部分の
白画像に対応するので。

当該画素の前後の画素の基準信号によって当該画素の基
準信号を置換した状態で、ラインメモリ２５に記憶して
いる。

なお、ラインメモリ２５への画信号の記憶タイミングは
、ラッチ信号ＬＣの出力タイミングよりも除算器３３、
比較器３５およびセレクタ３２の動作時間の合計値に対
応した時間を遅延して上述した制御部から出力される書
き込みパルス信号（図示略）によって、制御される。ま
た、定数設定器３６の設定値ＤＣとしては、例えば２０
〜５０％値を設定する。。または。

この設定値ＤＣを可変できるようにしてもよい。

また、この記憶タイミングでは、セレクタ３２によって
入力端Ａが選択される場合は比較器３５の出力信号ＣＣ
の状態が変化せずに論理Ｌレベルの状態を維持する。一
方、セレクタ３２によって入力端Ｂが選択される場合は
除算器３３の２つの入力信号がいずれも最大値検出回路
３０の出力信号になるため除算器３３の出力が１になり
、これによって、比較器３５の出力信号ＣＣが論理Ｌレ
ベルに変化する。したがって、ラッチ信号ＬＣが立ち上
がった時点では。

常に比較器３５の出力信号ＣＣが論理Ｌレベルになって
いるので、その時点では必ずラッチ回路３１の出力信号
が選択される。

このようにして、基準の白画像を読み取ったとき、注目
画素の画信号レベルがその前後の画信号レベルよりも大
幅に小さくなる場合には、その注目画素に対応する白画
像が汚れていると判別して。

この注目画素の前後の画素に対応する基準信号を注目画
素の基準信号として記憶している。

なお、原稿読取時は従来装置と同様の作用をなすのでそ
の説明を省略する。ただし、その場合はセレクタ３２が
常に入力端Ａを選択するように、信号ＣＣが設定される
。

ところで、上述した実施例では注目画素の前後の１ビツ
トの画素の基準信号によってその注目画素の基準信号を
置換するようにしているが、注目画素の前後の複数の画
素の基準信号によって注目画素の基準信号を置換するこ
ともできる。また、後者の方がより広範囲での白画像の
汚れに対処できる。

かかる本発明の他の実施例を、次に説明する。

第２図は、本発明の他の実施例にかかる波形整形回路の
一例を示している。なお、同図において第１図と同一部
分には同一符号を付してその説明を省略する。

同図において、アナログ／デジタル変換器２３から出力
されるデジタル画信号ＤＶは、ラッチ信号ＬＣによって
シフト動作する７ワード（ワード幅はデジタル画信号Ｄ
Ｖのワード長に一致）のシフトレジスタ４０に入力され
ており、このシフトレジスタ４０の先頭３ワードのデー
タは最大値検出回路４２に、後尾の３ワードのデータは
最大値検出回路４１にそれぞれ加えられている。また、
最大値検出回路４１゜４２の出力データは、最大値検出
回路４３に加えられており、この最大値検出回路４３の
出力データがセレクタ３２の入力端Ｂおよび除算器３３
の除数入力端に加えられている。

また、セレクタ３２の入力端Ａには、シフトレジスタ４
０の４ワード目のデータが加えられている。

したがって、この場合、シフトレジスタ４０の４ワード
目のデータが注目画素のデータとなり、その前方３ワー
ドおよび後方３ワードのデータの最大値によって注目画
素の基準信号の適否を判別している。

すなわち、除算器３３の出力が設定値ＤＣよりも大きい
場合は注目画素の信号が基準信号としてセレクタ３２に
よって選択されてラインメモリ２５に記憶され、また、
除算器３３の出力が設定値ＤＣよりも小さい場合にはそ
の注目画素の前後６ワードの画信号の最大値によって注
目画素の基準信号が置換されてラインメモリ２５に記憶
される。

また、この実施例では注目画素の前後６ワードの画信号
の最大値によって注目画素の基準信号を判別しているが
１判別の基準となる信号の選択状況は、これに限ること
はない。

すなわち、第３図に示したように、シフトレジスタ４０
の先頭３ワードおよび後尾３ワードを平均値回路４５．
４６にそれぞれ加え、さらに平均値回路４５゜４６の出
力を平均値回路４７に加えることで、注目画素の前後６
ワードの画信号の平均値を、注目画素の適否判別の基準
とすることもできる。

また、第４図に示したように、平均値回路４５．４６の
出力を最大値検出回路４３に加えて、注目画素の前方３
ワードの画信号の平均値と後方３ワードの画信号の平均
値のうち大きいものを、注目画素の適否判別の基準とす
ることもできる。

さらに、第５図に示したように、最大値検出回路４１．
４２の出力の平均値を平均値回路４７によって算出する
ことで、注目画素の前方３ワードの最大値と後方３ワー
ドの最大値の平均値を、注目画素の適否判別の基準とす
ることもできる。

なお、以上の実施例では注目画素の前後６ワードの画信
号に基づいて、注目画素の適否判別の基準を算出してい
るが、この画素数はこれに限ることはない。一般には、
基準を算出するための画素数を大きくすることで、より
信頼性の高い判別が可能になる。

また、基準信号のラインメモリ２５への記憶処理は実際
の画像読取と非同期に行なえるので、上述したラッチ回
路３１，３４、セレクタ３２、最大値検出回路３０，４
１，４２，４３、除算器３３、比較器３５．定数設定器
３６および平均値回路４５，４６．４７の各要素をマイ
クロコンピュータにより実現することができる。

さらに１画素ごとの画信号レベルの変化を商にではなく
差によって判別してもよい。

［効果］ 以上説明したように、本発明によれば、基準の白画像の
汚れに対応して大きく低下した部分は、この部分の前後
の画素の信号に基づいて基準信号を算出しているので、
基準の白画像の汚れの影響を除去できるという利点を得
る。

【図面の簡単な説明】

第１図は本発明の一実施例にかかる波形整形回路を例示
したブロック図、第２図は本発明の他の実施例にかかる
波形整形回路を例示してブロック図、第３図は第２図に
示した装置の一構成要素の他の例を示したブロック図、
第４図は第２図に示した装置の一構成要素のさらに他の
例を示したブロック図、第５図は第２図に示した装置の
一構成要素のまたさらに他の例を示したブロック図、第
６図は画像読取装置を例示した構成図、第７図はライン
イメージセンサでの光量分布を示した波形図、第８図は
シェーディング補正板の一例を示した正面図、第９図は
補正された光量分布を示した波形図、第１０図は波形整
形回路を示したブロック図、第１１図（ａ）−（ｅ）は
第１０図に示した回路の動作を示した波形図である。 ３１．３４・・・ラッチ回路、３２・・・セレクタ、３
３・・・除算器、３５・・・比較器、３６・・・定数設
定器、４０・・・シフトレジスタ、４１，４２，４３・
・・最大値検出回路、４５゜第６図 第７図　　　第８図 第９図 第１０図 の　　　〉（１）　　　　工　　　　〉」　　　＜ｕｏ
。

Claims (1)

【特許請求の範囲】
1. 基準の白画像を読み取ったときのラインイメージセンサ
   の出力を画素毎に基準信号として記憶し、この基準信号
   を参照して原稿読取時のラインイメージセンサの出力を
   シェーディング補正する画像読取装置において、当該画
   素に対応したラインイメージセンサの出力の、前後の画
   素に対応したラインイメージセンサの出力からの変化を
   演算する演算回路と、この演算回路の出力が所定の変化
   率を越えたことを判別する比較器を備え、基準の白画像
   の読取時、上記比較器より判別出力があった画素につい
   ては、その前後の画素に対応した上記ラインイメージセ
   ンサの出力に基づいて、当該画素の基準信号を演算する
   ことを特徴とする画像読取装置。