JPH07264400A - シェーディング補正回路 - Google Patents

Abstract

(57)【要約】 【目的】 経時に伴う白基準板の汚れを判別し、シェー
ディング補正波形の変化に追従し、常に適切な補正の実
行を可能とするシェーディング補正回路を得る。 【構成】 出荷時に白基準板読み取りにより初期シェー
ディング波形データを取り込み、補正係数変換回路４に
より主走査方向ビット毎に補正係数に変換し、第１の補
正係数記憶回路６に格納する。画像読取りを行う直前、
または直後に白基準板読取りにより、補正係数を得て第
２の補正係数記憶回路７に格納する。白基準汚れ判定回
路８は、補正係数と予め設定している閾値とを比較し、
白基準板の各ビットに相当する位置が汚れているかどう
かを判定する。この判定結果に基づき汚れのない場合
は、第１の補正係数記憶回路６の記憶内容を新規に得た
補正係数と置換し、汚れのある場合は汚れの無い隣接ビ
ットから補正係数を算出し補正係数記憶回路６の記憶内
容を更新する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シェーディング補正回
路に関し、例えば、画像読取り部として用いられるイメ
ージセンサの主走査方向の出力バラツキを補正するシェ
ーディング補正回路に関する。

【０００２】

【従来の技術】従来、光源から原稿に光を照射し、その
反射光を画像情報として読み取るイメージセンサの明出
力波形には、通常光源光量の主走査方向にある程度のバ
ラツキの生じることが知られている。図４および図５
は、通常のイメージセンサ（ラインセンサ）の明出力波
形１８を示しており、横軸をｎビットの検出点、縦軸を
出力電圧としたグラフである。一般的にシェーディング
と称されるこのバラツキの現象は、約±３０％程度の範
囲で生じる。また、シェーディング波形は、初期の波形
１８から様々な形態で経時変化する。例えば図４は光源
光量による波形の変化例１９、図５は白基準板の汚れに
よる波形の変化例２０を示している。

【０００３】上記のバラツキを有するイメージセンサか
ら出力された画像データは、正しい画像信号とするため
に、補正を加える必要がある。一般的に用いられている
シェーディング補正回路の一例を、図７に示す。

【０００４】図７のシェーディング補正回路におけるシ
ェーディングの補正は、画像読取りの前にシェーディン
グ波形データの読取りを行って実行する。シェーディン
グ波形データ読取りを行う際は、スイッチ３を接点ｂ側
に切り換える。白基準板（シェーディング波形測定時に
基準として用いる白板）の読み取りにより、イメージセ
ンサ１から出力された１ライン分のシェーディング波形
データは、Ａ／Ｄ変換器２およびスイッチ３を介して補
正係数演算回路４に入力され、ビット毎の出力値が補数
演算され、補正係数が出力される。更に、補正係数演算
回路４から出力されたビット毎の補正係数は、補正係数
記憶回路２２に格納される。

【０００５】補正係数記憶回路２２には、以下に述べる
２通りのシェーディング波形取り込み方式により通常、
ＲＯＭ（Read Only Memory）またはＲＡＭ（Random Acc
essMemory）が使用される。

【０００６】第１の取り込み方法では、イメージセンサ
搭載装置の出荷時に、清浄な白基準板を読み取ることに
より得た初期のシェーディング補正係数をＲＯＭに書き
込み、以降この補正係数の書き換えを行わずにシェーデ
ィング補正を行う。

【０００７】第２の取り込み方法では、原稿の読み取り
直前に毎回白基準板を読み取ることにより得たシェーデ
ィング補正データをＲＡＭに書き込み、毎回新しい補正
係数に書換える。

【０００８】画像読取りを行う際、スイッチ３は接点ａ
側に切り換えられる。画像読取りによりイメージセンサ
１から出力された画像データは、Ａ／Ｄ変換器２および
スイッチ３を介して補正係数乗算回路１２に入力され
る。補正係数乗算回路１２に入力された画像データに対
し、ビット毎に補正係数記憶回路２２から出力された補
正係数が乗算され出力される。

【０００９】以上の処理により出力された画像データか
らは、イメージセンサ１のシェーディングによる主走査
方向の出力バラツキを含まない、画像情報のみのデータ
を得ることができる。

【００１０】例えば、特開平３−２９１０５７号には、
画像の読み取り開始に先立って標準白色板を読み取った
ときのラインイメージセンサの各光電変換素子ごとの白
基準レベルを記憶する装置が記載されている。

【００１１】特開平３−１３５２７３号公報には、複数
種類のシェーディング補正係数を予め準備しておき、光
電変換素子の出力にシェーディング補正を施す際に、原
稿の状態やあるいは出力機器の種類にあったシェーディ
ング補正係数を選択し、補正を行うものが記載されてい
る。

【００１２】特開昭６４−２４５６９号公報には、予め
ラインセンサの画素間の感度バラツキの補正データをＲ
ＯＭに、光学的シェーディングの補正データをＲＡＭに
それぞれ記憶しておき、前記ラインセンサで実際の原稿
から読み取られた画像信号を前記ＲＡＭ、ＲＯＭに記憶
されている補正データに基づいて補正するものが記載さ
れている。

【００１３】また、特開平３−７９１６６号公報は、黒
データと白データとを記憶回路に記憶しておき、原稿読
取りに際して記憶データを用いて補正を加えるものであ
る。

【００１４】

【発明が解決しようとする課題】しかしながら、上記従
来のシェーディング補正方法には種々の問題点が在る。

【００１５】即ち、第１の従来の取り込み方法では、白
基準板を読み取るのは、装置出荷時の白基準板が清浄な
時のみである。このため、イメージセンサ搭載装置の長
期使用によりイメージセンサの光源光量が変化し、シェ
ーディング波形が変化した場合に、イメージセンサ搭載
装置出荷時のシェーディング波形データから得られた補
正係数で補正を実行すると、補正後の画像データに誤り
が発生する。

【００１６】また、第２の従来の取り込み方法では、毎
回画像読み取り時にシェーディング補正係数を更新する
ため、イメージセンサの光源光量の経時変化により生じ
るシェーディング波形の変化には追従可能である。しか
し、一旦白基準板に汚れが発生した場合、正確なシェー
ディング波形データが読み取れなくなり、誤差成分を含
んだ補正係数が取得される。

【００１７】上記の現象によって生じる第１の問題点
は、イメージセンサ搭載装置の長期使用によりイメージ
センサの光源光量が経時変化する。このことにより常に
シェーディング波形が変化するため、経時変化に追従し
て補正係数を更新しなければ正しい補正が実行できな
い。また第２の問題点は、白基準板に汚れが発生した場
合、汚れた白基準板を読み取ることにより補正係数に誤
りが発生し、正しい補正が実行できない。これらの２つ
の問題点は、従来の方法で同時に回避することが困難で
ある。従って、誤ったシェーディング補正係数を用いて
補正を行うことによる出力画像データに誤りの発生を避
けることができなかった。

【００１８】以上のように従来のシェーディング補正回
路では、白基準板の汚れによる補正誤差の発生を回避
し、且つ、イメージセンサの光源光量の経時変化による
シェーディング波形の変化に追従し、シェーディング補
正係数を更新することが出来ない問題点を伴う。

【００１９】本発明は、経時に伴う白基準板の汚れを判
別し、シェーディング補正波形の変化に追従して、常に
正しい補正の実行を可能とするシェーディング補正回路
を提供することを目的とする。

【００２０】

【課題を解決するための手段】かかる目的を達成するた
め、本発明のシェーディング補正回路は、１ラインの明
出力信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、Ａ／Ｄ変
換手段からの１ラインの明出力信号を補正係数に変換す
る補正係数変換手段と、Ａ／Ｄ変換手段および補正係数
変換手段により白基準板の初期時の１ラインの明出力信
号の第１の補正係数データを取得し、第１の補正係数デ
ータを記憶する第１の補正係数記憶手段と、原稿を読み
取る直前または直後に白基準板の１ラインの明出力信号
の第２の補正係数データを取得し、第２の補正係数デー
タを記憶する第２の補正係数記憶手段と、第１の補正係
数データと第２の補正係数データとの差分量を算出し、
この差分量と所定の閾値との比較を１ラインの各ビット
毎に行い、白基準板の汚れを判定する白基準汚れ判定手
段と、白基準汚れ判定手段による判定結果に基づいて第
１の補正係数データの更新データを演算する補正係数演
算手段とを有することを特徴としている。

【００２１】また、シェーディング補正回路は、更に第
１の補正係数データＶｍi'（ｉ＝１〜ｎビット）と第２
の補正係数データＶｐi'との比を算出し、この比の値を
１ラインの各ビット毎に記憶する補正係数比記憶手段を
有し、第１の補正係数データの更新データは、前記差分
量の値と前記閾値との比較を行い、比較結果が、｜Ｖｍ
i'−Ｖｐi'｜＜ｋの場合、第ｉビットの第２の補正係数
Ｖｐi'とされ、判定結果が、｜Ｖｍi'−Ｖｐi'｜＜ｋで
ない場合、補正係数比記憶手段が記憶している第ｉ−１
ビット目の係数比とによる演算値、Ｖｍi'・Ｖｐi-1'／
Ｖｍi-1'とされる。

【００２２】更に、シェーディング補正回路は、１ライ
ンの明信号の読み取り回数を計数するカウント手段を有
し、このカウント手段の所定の回数毎に第１の補正係数
の更新を行うと更に効率の良い結果が得られる。

【００２３】

【作用】したがって、本発明のシェーディング補正回路
によれば、１ラインの明出力信号をＡ／Ｄ変換し補正係
数に変換し、白基準板の初期時の１ラインの明出力信号
を第１の補正係数データとして記憶し、原稿を読み取る
直前または直後の白基準板の１ラインの明出力信号を第
２の補正係数データとして記憶する。この第１の補正係
数データと第２の補正係数データとの差分量を算出し、
所定の閾値との大小を判定することにより白基準板の汚
れの有無を識別し、シェーディング補正係数の更新を適
切に実行することが出来る。

【００２４】

【実施例】次に添付図面を参照して本発明によるシェー
ディング補正回路の実施例を詳細に説明する。図１〜図
３に本発明のシェーディング補正回路の実施例が示され
ている。

【００２５】図１は、本発明のシェーディング補正回路
の第１の実施例のブロック図である。第１の実施例のシ
ェーディング補正回路は、明出力信号の検出部と補正係
数演算部とを有して構成される。これらの構成を以下に
説明する。

【００２６】明出力信号の検出部は、被測定対象物から
の検出信号を検出するイメージセンサ１と、該イメージ
センサ１の出力信号を受信しアナログ／デジタルの信号
変換を行うＡ／Ｄ変換器２とにより構成される。

【００２７】また、補正部は、明出力信号の検出部の検
出信号を２系統に切換接続する切換器３、該切換器３の
一つの接点と接続された補正係数変換回路４、該補正係
数変換回路４の出力信号が接続された切換器５、該切換
器５の２つの出力端子とそれぞれ接続された第１の補正
係数記憶回路６および第２の補正係数記憶回路７、該第
１および第２の記憶回路６、７の２つの出力信号を入力
信号とした白基準汚れ判定回路８、該白基準汚れ判定回
路８の出力信号と接続された補正係数演算回路９および
補正係数比記憶回路１０、上記の切換器３の他方の出力
端子および第１の補正係数記憶回路の出力信号と接続さ
れた補正係数乗算回路１１とにより構成される。

【００２８】イメージセンサ１は、光電変換素子であ
り、入射される光量に比例した出力電圧を出力信号とす
る回路素子である。イメージセンサ１の出力信号は、例
えば、横列のビット信号であり、信号の形態は図４およ
び図５に示され、信号の内容については既述した。Ａ／
Ｄ変換器２は、イメージセンサ１の出力信号を入力信号
とし、デジタル信号に変換して出力する従来から用いら
れている信号変換回路素子である。

【００２９】切換器３および５は、１の共通端子へ入力
された信号を２つの出力端子の何れか１へ切換えて出力
するライン切換器である。補正係数変換回路４は、主走
査方向のビット毎の信号に対し補数演算を施し補正係数
に変換して出力する回路部である。第１の補正係数記憶
回路６および第２の補正係数記憶回路７は、補正係数変
換回路４から出力される補正係数を一時記憶する回路素
子であり、本実施例ではＲＡＭを用いている。

【００３０】白基準汚れ判定回路８は、補正係数演算回
路９および補正係数比記憶回路１０と共に稼動する演算
回路部である。演算内容の要点は、白基準板のビット単
位の読取り信号の変動量を算出し、その大きさの大小に
より変動の生じた原因が光源光量の変動または白基準板
の汚れの何れかを判別する。この判別に伴い随時補正係
数の演算・更新を行い、更新した補正係数により第１の
補正係数記憶手段６の記憶内容を変更する。

【００３１】補正係数乗算回路１１は、明出力信号の検
出部から出力される画像信号を第１の補正係数記憶回路
６が記憶しているシェーディング補正データに基づき演
算補正を行う回路部である。

【００３２】図４は、シェーディング波形の経時変化を
表す波形図である。通常イメージセンサの明出力新号
は、波形１８の様に主走査方向第１ビット目から第ｎビ
ット目に向かってある程度のバラツキすなわちシェーデ
ィングを示す。ここにおいて、ｎは主走査方向の総ドッ
ト数であり、例えばＡ４の場合は1728ビットである。

【００３３】波形１８を初期のシェーディング波形とす
ると、イメージセンサ搭載装置の長期使用によりイメー
ジセンサの光源光量に変化が生じた場合、シェーディン
グ波形は波形１９のように変化する。シェーディング波
形の変化について第ｉビット目に注目した場合、波形１
８の出力をＶｍi、波形１９の出力をＶｐiとすると、｜
Ｖｍi−Ｖｐi｜／Ｖｍiが第ｉビットの出力変化率に相
当する。シェーディング波形の変化による出力変化率
は、イメージセンサの構造およびイメージセンサ搭載装
置の使用頻度にもよるが、平均的な使用頻度で５年間使
用した場合、約１０〜３０％程度であることが経験的に
知られている。この数値は、原稿１通紙前後では殆ど０
％に近い値である。

【００３４】図５には白基準板に汚れが発生した場合の
シェーディング波形の変化が示されている。白基準板の
汚れによるシェーディング波形の変化の特徴は、波形２
０のように汚れが発生した汚れ幅の部分のみの出力が大
きく低下する。この問題に起因するシェーディング波形
の変化は、一旦汚れが発生するとその出力変化率は大き
く、原稿１通紙前後で最悪８０％程度変化することも有
る。本発明は、前述の第１の問題点と第２の問題点との
間におけるシェーディング波形の変化率の違いに注目
し、問題の解決策としている。つまり閾値ｋ２１を設
け、ビット毎の出力変化率が閾値ｋ２１よりも大きいか
小さいかを比較することによって、光源光量の経時変化
か白基準板が汚れているかの判定を行う。

【００３５】白基準板が汚れていないと判定した場合に
は、イメージセンサの光源光量の経時変化後のシェーデ
ィング波形データに基づく補正係数により補正を行う。
また、白基準板が汚れていると判定した場合には、汚れ
の影響を受けていない隣接ビット（第ｉ−１ビット）の
補正係数の変化分により、現補正ビット（第ｉビット）
の光源光量の変化分を近似して補正係数を推定する。

【００３６】上記のシェーディング補正回路の各回路部
との関連性におけるシェーディング補正動作について詳
述する。

【００３７】本実施例のシェーディング補正回路は、先
ずイメージセンサ搭載装置の出荷時に初期シェーディン
グ波形データＶｍiの取り込みを行う。このため、図１
において、スイッチ３を接点ｂ側、スイッチ５を接点ｃ
側に切り換える。白基準板読み取りによりイメージセン
サ１から出力されたシェーディング波形データはＡ／Ｄ
変換器２、スイッチ３を介して補正係数変換回路４に入
力され、主走査方向ビット毎に補数演算され補正係数Ｖ
ｍi'に変換される。更に、補正係数変換回路４から出力
されたビット毎の補正係数Ｖｍi'は、スイッチ５を介し
て第１の補正係数記憶回路６に格納される。

【００３８】次に画像読取りを行う直前、または直後に
再度シェーディング波形データＶｐiの取り込みを行
う。この時、スイッチ３は接点ｂ側、スイッチ５は接点
ｄ側に切り換える。白基準板読取りにより、イメージセ
ンサ１から出力されたシェーディング波形データＶｐi
は、Ａ／Ｄ変換器２、スイッチ３を介して補正係数変換
回路４に入力され、主走査方向ビット毎に補正演算され
補正係数Ｖｐi'に変換される。更に、補正係数変換回路
４から出力されたビット毎の補正係数Ｖｐi'は、スイッ
チ４を介して第２の補正係数記憶回路７に格納される。

【００３９】白基準汚れ判定回路８は、第１の補正係数
記憶回路６から出力されるビット毎の補正係数Ｖｍi'
と、第２の補正係数記憶回路７から出力されるビット毎
の補正係数Ｖｐi'と、予め設定している閾値ｋとを比較
し、白基準の各ビットに相当する位置が汚れているかど
うかを判定し、結果を出力する。この判定の手順例を以
下に詳述する。

【００４０】白基準汚れ判定回路８では、例えば判定式
｜Ｖｍi'−Ｖｐi'｜＜ｋを用いて｜Ｖｍi'−Ｖｐi'｜と
ｋとの比較を行う。この比較の結果が｜Ｖｍi'−Ｖｐi'
｜＜ｋの場合、白基準板の第ｉビット目に相当する位置
に汚れの発生はなく、正確なシェーディング波形が読み
取れていると判定する。補正係数演算回路９では、第１
の補正係数記憶回路の補正係数Ｖｍi'を第２の補正係数
記憶回路の補正係数Ｖｐi'に置換して、光源の経時変化
に対応した補正係数に更新する。

【００４１】また比較の結果が｜Ｖｍi'−Ｖｐi'｜＜ｋ
でない場合、白基準板の第ｉビット目に相当する位置に
汚れが発生し、正確なシェーディング波形が読み取れて
いないと判断する。補正係数演算回路９では光源の変化
量を正確なシェーディング波形読取りにより補正係数を
算出した第ｉ−１ビット目の光源の変化、即ち、Ｖｐi-
1'／Ｖｍi-1'で近似し第ｉビット目の補正係数Ｖｍi'を
推定する。第１の補正係数記憶回路６の補正係数Ｖｍi'
を、この推定した補正係数Ｖｍi'・Ｖｐi-1'／Ｖｍi-1'
に置換して、光源の経時変化に対応した補正係数に更新
する。

【００４２】この時、現処理ビットの第１、第２の補正
係数記憶回路６、７の補正係数の比の値を補正係数記憶
回路１０に次のビットの処理が終わるまで記憶させてお
く。

【００４３】白基準汚れ判定回路８からの出力される結
果に基づき、補正係数演算回路９によりビット毎の第
１、第２の補正係数記憶回路６、７に記憶されている補
正係数から、適切な補正係数を算出し、その結果を第１
の補正係数記憶回路６に出力し記憶する。

【００４４】画像読取りを行う際は、スイッチ３を接点
ａ側に切り換える。画像読取りによりイメージセンサ１
から出力された画像データは、Ａ／Ｄ変換器２およびス
イッチ３を介して補正係数演算回路１１に入力される。
入力された画像データに対し、ビット毎に第１の補正係
数記憶回路６から出力された適正な補正係数が乗算さ
れ、出力される。

【００４５】図１のシェーディング補正回路のシェーデ
ィング補正の処理手順を、図６のフローチャートを用い
て詳細に説明する。ステップＳ１２において、第１のシ
ェーディング波形データＶｍiの取り込みを行う。この
データ取り込みは、一般的にイメージセンサ搭載装置の
出荷時に実行される。取り込みデータは、ステップＳ１
４で補正係数に変換され、第１の補正係数記憶回路６に
記憶される。この時、第ｉビット目の波形データＶｍi
から変換された第ｉビット目の補正係数データをＶｍi'
とする。

【００４６】画像読取り直前、または直後に再度シェー
ディング波形データ取り込み（Ｓ１６）を行い、補正演
算により補正係数に変換し（Ｓ１８）、第２の補正係数
記憶回路７に記憶する。この時、第ｉビット目の波形デ
ータＶｐiから変換された第ｉビット目の補正係数デー
タをＶｐi'とする。

【００４７】ビットNo.ｉを１とし（Ｓ２０）、白基準
汚れ判定回路８において、第１の補正係数記憶回路６に
記憶されている補正係数Ｖｍi'および第２の補正係数記
憶回路７に記憶されている補正係数Ｖｐi'の差分と、閾
値ｋとの比較を行う（Ｓ２２）。

【００４８】ステップＳ２２における判定結果が「ＹＥ
Ｓ］であれば、白基準板の第ｉビット目に相当する位置
に汚れの発生はないと判断し、前記の補正係数の置換を
実行する（Ｓ２４）。この更新処理は、光源光量の経時
変化等に起因する補正係数の変動を追尾するためであ
る。

【００４９】ステップＳ２２における判定結果が「Ｎ
Ｏ］であれば、白基準板の第ｉビット目に相当する位置
に汚れが発生し、正確なシェーディング波形が読み取れ
ていないと判断して、前述の正しい補正係数の推定演算
と補正係数の置換を実行する（Ｓ２６）。

【００５０】ステップＳ２２およびステップＳ２４また
はステップＳ２６の処理が完了後、ビットNo.ｉがｎか
否か、即ち１ライン分のシェーディング補正が完了した
か否かをチェックする（Ｓ２８）。このチェックの結果
が「ＮＯ」であればビットNo.ｉを１数値インクリメン
トし（Ｓ３０）、再度ステップＳ２２の実行に移る。

【００５１】ステップＳ２８のチェックの結果が「ＹＥ
Ｓ］の場合は、ステップＳ３２の次の画像データの読み
取りを実行する。上記ステップＳ１６以降の処理は、次
の原稿の画像データの読取り直前、または直後に実行さ
れる。

【００５２】図２には本発明の第２の実施例のブロック
図を示す。図２に示すシェーディング補正回路は、図１
の切換器３をカウンタスイッチ１２に置換したものであ
る。カウンタスイッチ１２は、画像読取り回数を計数
し、予め設定した回数に達するまで第２のシェーディン
グ波形取り込みを行わない様制御するものである。

【００５３】このカウンタスイッチ１２の採用により、
光源光量の経路変化が正確なシェーディング補正に支障
を来さない範囲で補正係数の更新の回数を減らすことが
可能となる。その他の各回路部の動作は上記の第１の実
施例と同一であるから、重複説明を回避する。

【００５４】図３には本発明の第３の実施例のブロック
図を示す。図３に示すシェーディング補正回路は、明出
力信号の１ラインの処理を複数ビットのブロックに分割
して行うものである。この並列処理のために、第１の補
正計数記憶回路６および第２の補正計数記憶回路７の出
力信号を直列並列変換レジスタ１３で並列信号に変換
し、並列白基準汚れ判定回路１４および並列補正係数演
算回路１５により並列処理を行う。並列処理後のデータ
は、並列直列変換レジスタ１７により直列信号とされ
る。また、補正係数比平均値記憶回路１６には、前後の
ブロックの処理における全ビットの第１、第２の補正係
数記憶回路６、７の補正係数の出力の平均値を記憶す
る。第３の実施例によれば、シェーディング補正回路の
処理時間の短縮を可能とする。

【００５５】以上の各実施例のシェーディング補正回路
では、白基準板の汚れによる誤った補正を回避しつつイ
メージセンサの光源光量の経時変化によるシェーディン
グ波形の変化に対応し、シェーディング補正係数を更新
することが可能となる。したがって、補正係数を随時更
新するため、光源の経時変化によるシェーディング波形
の変化に追従した補正ができる。また、白基準板に汚れ
が発生した場合は、シェーディング波形（補正係数）の
変化の大きさから白基準板汚れを判別し、白基準板の汚
れた部分に相当するビットの補正係数を、汚れ発生前の
補正係数と隣接する汚れの無い白基準板から得た正確な
補正係数により、正確な補正係数を求めることができ
る。

【００５６】本発明により、白基準板汚れの影響を回避
しつつ、シェーディング補正係数をイメージセンサ光源
光量の変化に追従して更新することが可能となり、シェ
ーディング補正係数の誤りによる出力画質の劣化を防止
できる。従って、イメージセンサ搭載装置の延命に寄与
する。

【００５７】尚、上述の実施例は本発明の好適な実施の
一例ではあるが、本発明はこれに限定されるものではな
く本発明の要旨を逸脱しない範囲において種々変形実施
可能である。

【００５８】

【発明の効果】以上の説明より明かなように、本発明の
シェーディング補正回路は、白基準板の初期時の１ライ
ンの明出力信号から求めた補正係数を第１の補正係数デ
ータとして記憶し、原稿を読み取る直前または直後に白
基準板の１ラインの明出力信号から求めた補正係数を第
２の補正係数データとして記憶する。この第１の補正係
数データと第２の補正係数データとの差分量を算出し、
所定の閾値との大小を判定することにより白基準板の汚
れの有無を識別することにより、白基準板の汚れによる
影響を回避してシェーディング補正係数の更新を正しく
実行することが出来る。

【図面の簡単な説明】

【図１】本発明のシェーディング補正回路の第１の実施
例を表す回路構成ブロック図である。

【図２】本発明のシェーディング補正回路の第２の実施
例を表す回路構成ブロック図である。

【図３】本発明のシェーディング補正回路の第３の実施
例を表す回路構成ブロック図である。

【図４】イメージセンサの光源光量の経時変化によるシ
ェーディング波形の変化を示した図である。

【図５】白基準板の汚れによるシェーディング波形の変
化を示した図である。

【図６】第１の実施例の動作を示したフローチャートで
ある。

【図７】従来のシェーディング補正回路の構成例を示し
たブロック図である。

【符号の説明】

１ イメージセンサ ２ Ａ／Ｄ変換器 ３、５ 切換器 ４ 補正係数変換回路 ６ 第１の補正係数記憶回路 ７ 第２の補正係数記憶回路 ８ 白基準汚れ判定回路 ９ 補正係数演算回路 １０ 補正係数比記憶回路 １１ 補正係数乗算回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 １ラインの明出力信号をＡ／Ｄ変換する
   Ａ／Ｄ変換手段と、 該Ａ／Ｄ変換手段からの１ラインの明出力信号を補正係
   数に変換する補正係数変換手段と、 前記Ａ／Ｄ変換手段および補正係数変換手段により白基
   準板の初期時の前記１ラインの明出力信号の第１の補正
   係数データを取得し、該第１の補正係数データを記憶す
   る第１の補正係数記憶手段と、 原稿を読み取る直前または直後に前記白基準板の前記１
   ラインの明出力信号の第２の補正係数データを取得し、
   該第２の補正係数データを記憶する第２の補正係数記憶
   手段と、 前記第１の補正係数データと前記第２の補正係数データ
   との差分量を算出し、該差分量と所定の閾値との比較を
   前記１ラインの各ビット毎に行ない、白基準板の汚れを
   判定する白基準汚れ判定手段と、 該白基準汚れ判定手段による前記判定結果に基づいて前
   記第１の補正係数データの更新データを演算する補正係
   数演算手段とを有することを特徴とするシェーディング
   補正回路。
2. 【請求項２】 前記シェーディング補正回路は、更に前
   記第１の補正係数データＶｍi'（ｉ＝１〜ｎビット）と
   前記第２の補正係数データＶｐi'との比を算出し、該比
   の値を前記１ラインの各ビット毎に記憶する補正係数比
   記憶手段を有し、 前記第１の補正係数データの更新データは、前記差分量
   の値と前記閾値ｋとの比較を行い、 前記比較結果が、｜Ｖｍi'−Ｖｐi'｜＜ｋの場合、第ｉ
   ビットの前記第２の補正係数Ｖｐi'とされ、 前記判定結果が、｜Ｖｍi'−Ｖｐi'｜＜ｋでない場合、
   前記補正係数比記憶手段が記憶している第ｉ−１ビット
   目の係数比とによる演算値、 Ｖｍi'・Ｖｐi-1'／Ｖｍi-1' とされることを特徴とする請求項１記載のシェーディン
   グ補正回路。
3. 【請求項３】 前記シェーディング補正回路は、更に前
   記１ラインの明出力信号の読み取り回数を計数するカウ
   ント手段を有し、該カウント手段の所定の回数毎に前記
   第１の補正係数の更新を行うことを特徴とする請求項１
   または２記載のシェーディング補正回路。