JPS61228635A - Ｉｃチツプの実装方法 - Google Patents

Ｉｃチツプの実装方法

Info

Publication number
JPS61228635A
JPS61228635A JP6939185A JP6939185A JPS61228635A JP S61228635 A JPS61228635 A JP S61228635A JP 6939185 A JP6939185 A JP 6939185A JP 6939185 A JP6939185 A JP 6939185A JP S61228635 A JPS61228635 A JP S61228635A
Authority
JP
Japan
Prior art keywords
chip
sealing frame
resin
substrate
bonding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6939185A
Other languages
English (en)
Inventor
Tatsuo Nitta
達夫 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP6939185A priority Critical patent/JPS61228635A/ja
Publication of JPS61228635A publication Critical patent/JPS61228635A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野〕 本発明はＩＣチップの実装方法に関するものである。
〔従来の技術〕
ＩＣＣチップライヤーボンドした後、前記ＩＣチップ表
面やワイヤー等を電気的、機械的に保護するため、ＩＣ
チップ表面に樹脂ボッティングするという方法は従来か
ら行なわれており、その方法としては下記の様な方法が
ある。
■　ＩＣ表面にポツティング樹脂を流すだけで。
ボッティング樹脂の広がりは前記樹脂の流動性を利用し
て押える方法。
■　ＩＣチップ外周部に封止枠体を配設し、そこに樹脂
ボッティングする方法。
■　ＩＣチップの外周部に樹脂を枠状に転写印刷し、こ
れを封止枠としてそこに樹脂ボッティングする方法。
上記方法は■、■、■のいずれもＩＣチップがワイヤー
ボンドされた後に樹脂ボッティングが行なわれる様にな
っている。
〔発明が解決しようとする問題点〕
しかしながら、前記■の方法では、たとえ流動性の悪い
樹脂を選択したとしても樹脂流れ範囲が広くなり、かな
りの実装面積を必要とし、前記■の方法では、前記■の
方法の欠点は解消できるものの、封止枠体の位置決め穴
を基板上に設けなければならず、又封止枠体という部品
点数が増えることで、ＩＣ実装コストをアップさせてい
た。又、前記■の方法では封止枠体がなくなり、前記■
の方法の欠点は解消できるものの、樹脂の印刷が後工程
ということから、前記■の封止枠体利用方法に比ベニ数
はそれはと大きく変らないという欠点があった。
本発明は上記のような従来の欠点を解決しようとするも
のであり、ＩＣチップ実装時におけるコストダウンを図
ったＩＣチップの実装方法を提供することを目的とする
。
〔問題点を解決するための手段〕
上記の目的を達成させるために、本発明は次の様な構成
としている。すなわち、基板上にＩＣチップを搭載し、
樹脂ボッティングによって封止するＩＣ実装において、
前記基板上にＩＣチップをダイボンディングするための
接着層と、ボッティング樹脂の流れ止めを行なうための
封止枠とを同一樹脂にて印刷形成している。
〔実施例〕
以下図面により本発明の実施例を詳細に説明する。
第１図は、電卓等の回路基板の平面図であって、本発明
の一実施例を示すＩＣチップを搭載した実装状態を示し
ている。第２図は第１図の矢視Ａ−への部分拡大断面図
を示している。
１はＩＣチップ、２はＩＣチップ１０表面あるいはワイ
ヤー等を保護するためのボッティング樹脂、６は前記Ｉ
Ｃチップ１をダイボンディングするための接着層、４は
ボッティング樹脂の流れ止めを行なうための封止枠であ
って、前記接着層３および封止枠４は同一樹脂より形成
されている。
５はパターン５ａがエツチング技術等を利用して形成さ
れた基板、６は金線である。
前記接着層６と封止枠４とは、スクリーン印刷あるいは
転写印刷等の印刷技術を利用して同時に印刷形成された
もので略同一の厚さに形成されている。該印刷形成され
た接着層６が硬化しないうちに前記ＩＣチップ１が接着
層６の上にグイボンドされ、接着層６を硬化させること
によりＩＣチップ１は基板５に固着される。この時には
接着層６と封止枠４は同一樹脂で形成されているため、
封止枠４も硬化していることになる。
ＩＣチップ１が基板５に固着された後、ＩＣチップ１と
基板５のパターン５ａ間は金線を使ってワイヤーボンド
が行なわれ、こうしてＩＣチップ１と基板５とは電気的
に接続される。そして、ＩＣチップ１の上面からボッテ
ィング樹脂２を流し込むと、ポツティング樹脂２は硬化
した封止枠４により流れ出しを止められ、ボッティング
樹脂２は第２図の様に略半球状にもつ上げることができ
る。前記ボッティング樹脂２を硬化させることによりＩ
Ｃチップの実装が完了する様になっている。
第３図は、本発明の他の実施例を示す圧力電気変換器の
平面図、第４図は第３図の側方断面図であって、ＩＣチ
ップの一つとして圧力センサチップを搭載した実装例を
示した。
１１は半導体拡散抵抗のピエゾ抵抗効果を利用して圧力
を電気信号に変換するダイヤフラム型半導体圧力センサ
チップ、１２は前記圧力センサチップ１１の電源端子お
よび出力端子を取り出すためのパターン１２ａがエツチ
ング技術等を使って形成された基板である。
１３は前記圧力センサチップ１１をグイボンドするため
の接着層であって、シリコーンゴムかもできており、ス
クリーン印刷技術、転写印刷技術等を利用して基板１２
上に均一に塗布される。この状態で圧力センサチップ１
１はシリコーンゴムよりなる接着層１３上にのせられ、
基板１２に接着される。こうして圧力センサチップ１１
と基板１２は気密に固着、封止される。この後ワイヤボ
ンドにより圧力センサチップ１１と基板１２のパターン
１２ａは電気的に接続される。
１３ａは前記接着層１３を塗布した時に同時に略同一の
厚さに塗布された封止枠であって、接着層１３と同一の
樹脂すなわちシリコーンゴムから形成されている。
１４は硬化した後ゲル状の状態となるゲル状のポツティ
ング樹脂であって、ボッティング樹脂１４を圧力センサ
チップ１１の上面から流し込むと、ボッティング樹脂１
４は硬化した封止枠１３ａにより流れ出しを止められ、
第４図の様に略半球状にもつ上がる。前記ボッティング
樹脂１４を硬化させることにより圧力センサチップ１１
の実装が完了する様になっている。
ｔｓｉｔキャップ、１５ａは圧力導入バイブであって、
本実施例では圧入導入パイプ１５ａがキャップ１５とプ
ラスチックにより一体成形によって作られた場合を示し
ている。キャップ１５は有機接着材等を利用して基板１
２に気密に固着され、圧力電気変換器２０が形成されて
いる。
〔発明の効果〕
以上のごとく本発明によれば、ＩＣチップをグイボンデ
ィングするための接着層と、ポツティング樹脂の流れ止
めを行うための枠体とを同一樹脂にて印刷形成すること
によって、封止枠がいらなくなるばかりか、封止枠の印
刷が接着層の印刷と同一工程で行なうことが可能となる
ため、部品点数と工数が削減され、ＩＣチップ実装時に
おけるコストダウンを図ったＩＣチップの実装方法を提
供することができるという効果をもっている。
また圧力センサチップの実装に応用すれば、小型、薄形
の圧力電気変換器を構成することもできる。
【図面の簡単な説明】
第１図は本発明の一実施例を示す回路基板の平面図、第
２図は第１図の矢視Ａ−Ａの部分拡大断面図、第３図は
本発明の他の実施例を示す圧力電気変換器の平面図、第
４図は第３図の側方断面図である。 １．１１・・・・・・ＩＣチップ、 ２）・１４・・・・・・ボッティング樹脂、６．１６・
・・・・・接着層、 ４．１３ａ・・・・・・封止枠、 ５．１２・・・・・・基板。 第１図 第２図 第３図 第４図

Claims (2)

    【特許請求の範囲】
  1. （１）基板上にＩＣチップを搭載し、樹脂ポッティング
    によって封止するＩＣ実装において、前記基板上にＩＣ
    チップをダイボンディングするための接着層と、ポッテ
    ィング樹脂の流れ止めを行うための封止枠とを同一樹脂
    にて印刷形成したことを特徴とするＩＣチップの実装方
    法。
  2. （２）特許請求の範囲第１項記載の基板上に形成された
    接着層と封止枠とが略同一の厚さに形成されたことを特
    徴とするＩＣチップの実装方法。
JP6939185A 1985-04-02 1985-04-02 Ｉｃチツプの実装方法 Pending JPS61228635A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6939185A JPS61228635A (ja) 1985-04-02 1985-04-02 Ｉｃチツプの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6939185A JPS61228635A (ja) 1985-04-02 1985-04-02 Ｉｃチツプの実装方法

Publications (1)

Publication Number Publication Date
JPS61228635A true JPS61228635A (ja) 1986-10-11

Family

ID=13401251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6939185A Pending JPS61228635A (ja) 1985-04-02 1985-04-02 Ｉｃチツプの実装方法

Country Status (1)

Country Link
JP (1) JPS61228635A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03254134A (ja) * 1990-03-05 1991-11-13 Taiyo Yuden Co Ltd 電子部品の樹脂封止方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03254134A (ja) * 1990-03-05 1991-11-13 Taiyo Yuden Co Ltd 電子部品の樹脂封止方法

Similar Documents

Publication Publication Date Title
US6518186B1 (en) Use of residual organic compounds to facilitate gate break on a carrier substrate for a semiconductor device
JPH07201918A (ja) 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス
US6545368B2 (en) Use of an oxide surface to facilitate gate break on a carrier substrate for a semiconductor device
US11655143B2 (en) Semiconductor component and method for producing same
JPH0729927A (ja) 半導体集積回路装置の製造方法
JPS5848442A (ja) 電子部品の封止方法
JPS61228635A (ja) Ｉｃチツプの実装方法
JPS5817646A (ja) 半導体装置の製造方法
JP3390507B2 (ja) 半導体素子の封止方法及び封止装置
JPH02241040A (ja) 半導体装置の製造方法
JPS6214698Y2 (ja)
JP2000304638A (ja) センサチップの接合構造
JP2000200927A (ja) 電子部品の製造方法
JPS61240664A (ja) 半導体装置
JPH07211738A (ja) 回路素子の封止方法
JP3895030B2 (ja) 半導体装置用基板及びそれを使用した半導体装置
JPS61216438A (ja) 封止された電子部品の製造方法
JPS641262A (en) Electronic device and manufacture thereof
CN111863638A (zh) 一种半导体芯片上表面感应区外露的封装方法
KR940007537B1 (ko) 시트형 반도체 패키지 및 그 제조방법
JPH0546270Y2 (ja)
JPH0532903B2 (ja)
JPH1140704A (ja) 半導体装置
JPH01238150A (ja) 半導体装置
JPS5936826B2 (ja) 回路基体構造