JPS61228536A - 論理回路診断システムのデ−タチエツク方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 論理回路の診断を行うシステムにおける被診断回路のレ
ジスタに設定されるデータをチェックする方式であって
、入出力データのパリティチェックを行うことによって
、設定データの正誤を検出する。

〔産業上の利用分野〕

本発明は複雑な論理回路の診断を行うに際して、設定デ
ータの正誤をチェックする方式に関するものである。

例えば、論理回路部品を実装したプリント板の診断をす
るのに、まず診断される論理回路のレジスタに所定の値
を設定して後、論理回路を動作させ、その結果のデータ
でプリント板の良否を判断する。

この場合、被診断°論理回路のレジスタ（以下、レジス
タと称する）それぞれにデータを短時間に設定する必要
があり、これらレジスタを直列に接続して、データを入
出力するアクセスレジスタとループ状にし、直列にデー
タをシフトして書込む方式が通常用いられている。

これらレジスタにまず正確なデータを設定する必要があ
るのは当然であるが、益々複雑化する論理回路の診断に
あたらて、データの設定を必要とするレジスタの数が増
大し、従って設定されるデータも複雑化している。

一方、診断の効率を高める必要があって、簡易な手段で
チェックする方式が要望されていた。

〔従来の技術〕

ループ状に接続された被診断回路のレジスタにそれぞれ
のデータを設定するにあたって、それらデータをつない
で一連のデータとし、そのデータの頭部に別のチェック
ビットを付加し、データをシフトしながら直列に書込む
。

そのチェックピットが一巡して戻って来たことをコント
ロール回路が検出して、それに続（一連のデータが、そ
れぞれのレジスタに書込まれたこととした。

即ち、それぞれのレジスタに、正確に書込まれているか
、否かのチェックは行われていないのが通例であった。

〔発明が解決しようとする問題点〕

この従来の方式では、それぞれのレジスタにデータが格
納されたことが確認されただけで、所要のデータが所定
のレジスタに格納されていることがチェックされていな
かった。

診断システムで上記したように、直列にレジスタを接続
してデータを設定する方法では、特に生産されるプリン
ト板の最初の診断では、半導体素子、その他覚子部品の
不良、配線の断線、端子の接触不良によって、必ずしも
正確なデータが格納されず、自動診断が行われている場
合には、診断工程が進んでも、結局その診断が無駄にな
る。

本発明はこのような点に鑑み創出されたものであって、
レジスタに入出力するデータのチェックを行って、正確
なデータが設定されることを目的としている。

ｃ問題点を解決するための手段〕 第１図は本発明の論理回路診断システムのデータチェッ
ク方式の原理ブロック図を示す。

第１図において、１は各レジスタに設定するデータの読
出し書込みを制御するコントロール回路、２はアクセス
レジスタでコントロール回路１のデータがこのアクセス
レジスタを介し、シフトして直列にループ状に接続され
た各レジスタ１１．１２．．。

ｍ、、ｎに送出される。

一方、その送出されるデータはパリティジェネレータ３
によってパリティが作成され、そのデータのアドレスと
ともにパリティメモリ４に格納される。

アクセスレジスタ２の読出しデータ端子と、パリティメ
モリ４の出力端子とは、パリティチェック回路５に接続
され、パリティチェック回路５でチェックされた結果が
、コントロール回路１に報告される。

゛　従って、本システムはレジスタに入出力するデータ
の入力時と出力時とを比較チェックするよう構成されて
いる。

〔作用〕

各レジスタに格納されるデータは論理回路をチェックす
るために、都合のよいデータで何等規則性がないので、
書込まれた時と読出された時の比較チェックの方式とし
て、パリティチェック手段を用いる。

そのために、入力するデータのパリティをパリティジェ
ネレータで作成し、パリティメモリに格納する。

また、レジスタに格納されたデータ全てを読出しデータ
と比較チェックすると、回路構成が複雑になるので、格
納されたデータの中、任意のレジスタに格納されたデー
タを抽出してチェックすることができるようにする。

レジスタに格納されるデータは一連のデータとして、直
列にシフトして書込まれ、読出される場合も、直列にシ
フトして読出されるので、ルート上の一連のレジスタは
、その書込みおよび読出し都度、正常機能をチェックさ
れることになるので、全てのレジスタをチェックしなく
ても、その中の１個のレジスタについて、書込まれたデ
ータの読出しチェックを行って、一連の格納データのチ
ェックに代えることがで、きる。

〔実施例〕

以下、図面を参照してこの発明の実施例を詳細に説明す
る。

第２図は本発明の一実施例の図であって、企図を通じて
同一符号は同一対象物を示す。

なお、動作の説明の理解を容易にするために、被診断論
理回路（１０）のレジスタ（１１−ｎ）は８ビツトレジ
スタとし、アドレスＭのレジスタｍにデータを書込む場
合と、そのデータを読出す場合について説明する。

コントロール回路１が、アドレスレジスタ６にアドレス
Ｍを書込み、かつレジスタｍに書込むデータをアクセス
レジスタ２に書込む。

更にコントロール回路１は、データをマルチプレクサ７
を介して、パリティジェネレータ３に送出する。

パリティジェネレータ３は、到来したデータのパリティ
ビットを作成し、パリティメモリ４のＭ番地に書込む。

一例として８ビツトのデータの「１」が奇数個であれば
、パリティビットを「１」として、パリティメモリ４の
Ｍ番地に「１」が書込まれ、データの「１」が偶数個で
あれば「０」が書込まれるとする。

そして、コントロール回路ｌはアクセスレジスタ２にシ
フト命令を出して、データをレジスタｍにシフトし、こ
のようにしてＭ番地のレジスタｍにデータを書込む。

次いで、Ｍ番地のレジスタｍのデータを読出す場合、コ
ントロール回路１はアドレスレジスタ６にアドレスＭを
書込み、レジスタｍのデータをアクセスレジスタ２まで
シフトさせる。

そして、パリティメモリ４のＭ番地の内容を読出し、ア
クセスレジスタ２に格納されたレジスタｍのデータとパ
リティチェック回路５に送出され、パリティチェックを
行う。

本例として、８ビツトのデータにパリティメモリ３に格
納されたパリティビットを加えて、９ビツトの信号ビッ
ト「１」の個数を数え、偶数であれば、パリティが正常
で、従ってデータは正常と判断する。

この時、「１」の個数が奇数であれば、パリティエラー
となる。

データの正誤信号が、パリティチェック回路５からコン
トロール回路１に出力され、正常信号であれば、例えば
論理回路の診断が開始され、誤信号であれば、シフトル
ープ内でなんらかの障害があるので、例えばプリント板
のチェックが行われることになる。

それぞれのレジスタにデータの書込みを終了した後、被
診断論理回路を動作させ、再び動作を止めてレジスタの
読出しを行う時は、レジスタの内容が変化していること
があるので、マルチプレクサ７を介して再びパリティジ
ェネレータ３によってパリティを作成し、パリティメモ
リ４の内容を更新する必要がある。

上記したチェックには複数個のレジスタの中の１個を対
象にしたが、複数個のレジスタについてチェックを行っ
て、設定データのより高い確認を得るようにしてもよく
、あるいはパリティチェックより正確な入出力データの
対応ビットの比較チェックを行ってもよい。

〔発明の効果〕

以上述べてきたように、本発明によれば、論理回路の診
断システムにおけるデータ設定を正確に行うことができ
、診断成果を上げ、かつ診断効率を上げる上で、実用的
に極めて有用である。

【図面の簡単な説明】

第１図は本発明の論理回路診断システムのデータチェッ
ク方式の原理ブロック図、 第２図は本発明の一実施例の図である。 ■はコントロール回路、 ２はアクセスレジスタ、 ３はパリティジェネレータ、 ４はパリティメモリ、 ５はパリティチェック回路、 １０は被診断論理回路、 １１〜ｎはレジスタである。 ？ト瀦明ｎ厘理７℃・ラフ団 第１ｍ

Claims (1)

1. 【特許請求の範囲】 ループ状に接続された被診断論理回路（１０）の複数個
   のレジスタ（１１〜ｎ）に、 データの読出し書込み制御を行うコントロール回路（１
   ）と、 前記複数個のレジスタ（１１〜ｎ）の入力データのパリ
   ティを作成するパリティジェネレータ（３）と、 該パリティジェネレータ（３）の出力を記憶するパリテ
   ィメモリ（４）と、 前記複数個のレジスタ（１１〜ｎ）からの読出しデータ
   と、 前記パリティメモリ（４）のパリティによって、パリテ
   ィチェックを行うパリティチェック回路（５）とを備え
   たことを特徴とする論理回路診断システムのデータチェ
   ック方式。