JPS61225892A - 印刷配線基板の表裏導体パタ−ン接続方法 - Google Patents

印刷配線基板の表裏導体パタ−ン接続方法

Info

Publication number
JPS61225892A
JPS61225892A JP6829685A JP6829685A JPS61225892A JP S61225892 A JPS61225892 A JP S61225892A JP 6829685 A JP6829685 A JP 6829685A JP 6829685 A JP6829685 A JP 6829685A JP S61225892 A JPS61225892 A JP S61225892A
Authority
JP
Japan
Prior art keywords
hole
wiring board
printed wiring
conductor pattern
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6829685A
Other languages
English (en)
Inventor
杉木 広安
谷口 政仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6829685A priority Critical patent/JPS61225892A/ja
Publication of JPS61225892A publication Critical patent/JPS61225892A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 チップ部品を実装する場合の如くスルーホールの穴を使
用しない印刷配線基板の表裏導体パターンを接続する方
法において、スルーホール用穴内に、導体ペーストを固
形化したスルーホール用導体を圧入したのち、印刷配線
基板の表裏導体パターンと同時に焼成するようにして、
スルーホールの穴を無くし多層化が容易で、実装効率の
向上を図るようにしたものである。
〔産業上の利用分野〕
本発明は、チップ部品を実装する場合の如くスルーホー
ルの穴を使用しない印刷配線基板の表裏導体パターンを
接続する方法の改良に関する。
上記の印刷配線基板の表裏導体パターンを接続する方法
では、導体パターンを多層化の場合に多層化が容易で、
実装効率の向上を図った印刷配線基板の表裏導体パター
ンの接続方法改善が望まれている。
〔従来の技術〕
第3図は、従来の印刷配線基板の表裏導体パターン接続
方法にて多層化した場合の要部断面図である。
セラミック等からなる印刷配線基板1にレーザ光線等に
より、所定数のスルーホール用穴2′を穿設した印刷配
線基板lの表裏に、例えば銅等からなる導体ペーストを
用い、第1層目の導体パターン4を印刷形成する。この
場合にスルーホール用穴2′の部分を吸引すれば、導体
ペーストがスルーホール用穴2′の内面に流れ込む。こ
の状態で焼成を行なえば第1層目の導体パターン4とス
ルーホール内導体膜3が形成されるので、印刷配線基板
1の表裏の第1層目の導体パターン4は、スルーホール
内導体膜3によって接続される。
そこで多層化するには、この第1層目の導体パターン4
の上に誘電体層5を形成し、さらに誘電体層5の上に第
2層目の導体パターン6を印刷焼成するのであるが、こ
の場合、誘電体層5にバイ′ヤホール10を形成してお
けば、第1層目の導体パターン4と第2層目の導体パタ
ーン6は接続されることになる。そして更に第2層目の
導体パターン6にパイヤホール11を設けて抵抗体層7
を形成したるのち、ガラスコート8を形成して2層化す
る。そして多層化は上記工程を繰り返して多層化を行な
う。
〔発明が解決しようとする問題点〕
しかしながら上記従来の印刷配線基板の表裏導体パター
ン接続方法で接続した場合は、印刷配線基板に多数のス
ルーホールが穿設しているので、多層化する場合にはこ
のスルーホールの部分を回避してパターンを形成しなけ
ればならないため、多層化が困難で、また実装効率が悪
いという問題点があった。
〔問題点を解決するための手段〕
本発明は、上記の問題点を解決して多層化が容易で実装
効率の良い印刷配線基板の表裏導体パターン接続方法を
提供するもので、その方法は、印刷配線基板1の表裏の
導体パターン4を形成するに先立って、印刷配線基板1
に穿設したスルーホール用穴2′に、導体ペーストを固
形化したスルーホール用導体9を圧入して、印刷配線基
板1の表裏導体パターン4と一体化して焼成するように
した構造である。
〔作用〕
上記印刷配線基板の表裏導体パターン接続方法では、印
刷配線基板上にスルーホールの穴が無(なるので、多層
化が容易に行なえるとともに、部品の高密度実装が可能
となる。
〔実施例〕
第1図は本発明の一実施例を説明する工程図で、(a)
は基板にスルーホール用穴を穿設した断面図。
(b)ばスルーホール用穴にスルーホール用導体を圧入
する状態の断面図、(C)は第1層目の導体パターンを
形成した断面図、(d)は多層膜を形成した断面図で、
第3図と同等の部分については同一符合を付している。
本発明の接続方法を説明すると、第1図(alにおいて
、セラミック等からなる印刷配線基板1にレーザ光線等
により、所定数のスルーホール用穴2′を穿設する。
そして第1図(blに示す如く、スルーホール用穴2′
に第2図で説明するスルーホール用導体9を圧入する。
つぎに第1図(C1の如く、印刷配線基板1の表裏に、
例えば銅等からなる導体ペーストを用い第1層目の導体
パターン4を印刷した状態で、スルーホール用穴2′に
圧入したスルーホール用導体9とともに焼成し、一体化
する。
そこで多層化する場合は、このように印刷配線基板1上
に第1層目の導体パターン4を形成したるのち、第1図
(d)に示すように、第1層目の導体パターン4の上に
誘電体層5を形成し、さらに誘電体層5の上に第2層目
の導体パターン6を印刷焼成するのであるが、この場合
、誘電体N5にパイヤホール10を形成しておけば、第
2層目の導体ペーストがパイヤホール10に入り込んで
、第1層目の導体パターン4と第2層目の導体パターン
6は接続されることになる。そして更に第2層目の導体
パターン6にパイヤホール11を設けて、このバイヤホ
ール11を含む部分に抵抗体N7を形成したるのち、ガ
ラスコート8を形成して2層化を完成するが、この工程
を繰り返せば多層化することができる。
なお、本実施例では印刷配線基板1の材料をセラミ7り
について説明したが、セラミックに限らず他の誘電体材
料であっても構わない。
第2図は、本発明のスルーホール用導体の斜視図である
このスルーホール用導体9は、導電性の良好な金属例え
ば銅等からなる導体ペーストを、スルーホール用穴2′
に対応する形状に成形固形化したものである。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば印刷配
線基板の多層化が容易に行なえるとともに、高密度実装
に極めて有利となる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を説明する工程図で、(al
は基板にスルーホール用穴を穿設した断面図。 (b)はスルーホール用穴にスルーホール用導体ヲ圧入
する状態の断面図、(C)は第1層目の導体パターンを
形成した断面図、(d)は多層膜を形成した断面図、 第2図は、本発明のスルーホール用導体の斜視図、 第3図は、従来の印刷配線基板の表裏導体パターン接続
方法にて多層化した場合の要部断面図である。 図中、1は印刷配線基板、2はスルーホール、2′はス
ルーホール用穴、3はスルーホール内導体膜、4は第1
層目の導体パターン、5は誘電体層、6は第2層目の導
体パターン、7は抵抗体層、8はガラスコート、9はス
ルーホール用導体、10゜11はパイヤホール、をそれ
ぞれ示す。

Claims (1)

  1. 【特許請求の範囲】  印刷配線基板(1)にスルーホール用穴(2’)を形
    成し、 該スルーホール用穴(2’)に対応する形状に導体ペー
    ストを固形化したスルーホール用導体(9)を圧入し、 該スルーホール用導体(9)を圧入した印刷配線基板(
    1)の両面に導体パターン(4)を形成し、該導体パタ
    ーン(4)とスルーホール用導体(9)とを同時に焼成
    するようにしたことを特徴とする印刷配線基板の表裏導
    体パターン接続方法。
JP6829685A 1985-03-29 1985-03-29 印刷配線基板の表裏導体パタ−ン接続方法 Pending JPS61225892A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6829685A JPS61225892A (ja) 1985-03-29 1985-03-29 印刷配線基板の表裏導体パタ−ン接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6829685A JPS61225892A (ja) 1985-03-29 1985-03-29 印刷配線基板の表裏導体パタ−ン接続方法

Publications (1)

Publication Number Publication Date
JPS61225892A true JPS61225892A (ja) 1986-10-07

Family

ID=13369677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6829685A Pending JPS61225892A (ja) 1985-03-29 1985-03-29 印刷配線基板の表裏導体パタ−ン接続方法

Country Status (1)

Country Link
JP (1) JPS61225892A (ja)

Similar Documents

Publication Publication Date Title
US5726863A (en) Multilayer printed circuit board
JPH10289837A (ja) 積層電子部品
US4361634A (en) Artwork master for production of multilayer circuit board
JPS61225892A (ja) 印刷配線基板の表裏導体パタ−ン接続方法
JPH04340795A (ja) プリント配線板
JPH03280496A (ja) 多層基板の電子部品実装構造及びその実装方法
JPS6262586A (ja) プリント配線板
JPS5866386A (ja) プリント板
JP2737652B2 (ja) 多層セラミック基板およびその製造方法
JPS6362396A (ja) スル−ホ−ルを有した基板構造
JPS5814626Y2 (ja) 多層プリント板
JPH02265297A (ja) 厚膜多層基板の製造方法
JPS60180186A (ja) プリント基板
JPH0249741Y2 (ja)
JP2868575B2 (ja) セラミックス配線基板
JPH01257397A (ja) 金属プリント基板
JPS5864093A (ja) 多層配線基板
JPH0143877Y2 (ja)
JPH05110261A (ja) 多層印刷配線板
JPH03280495A (ja) 多層基板の電子部品実装構造及びその実装方法
JPS5995656U (ja) 印刷配線基板
JPH0831695B2 (ja) プリント基板
JPS63244696A (ja) 複合回路基板の製造方法
JPS593993A (ja) 薄膜回路基板の製造方法
JPH10284837A (ja) 多層プリント配線板の製造方法