JPS61220335A - エツチングの方法 - Google Patents

エツチングの方法

Info

Publication number
JPS61220335A
JPS61220335A JP6133885A JP6133885A JPS61220335A JP S61220335 A JPS61220335 A JP S61220335A JP 6133885 A JP6133885 A JP 6133885A JP 6133885 A JP6133885 A JP 6133885A JP S61220335 A JPS61220335 A JP S61220335A
Authority
JP
Japan
Prior art keywords
silicon
thickness
type layer
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6133885A
Other languages
English (en)
Other versions
JPH0566728B2 (ja
Inventor
Masaki Hirata
平田 雅規
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6133885A priority Critical patent/JPS61220335A/ja
Publication of JPS61220335A publication Critical patent/JPS61220335A/ja
Publication of JPH0566728B2 publication Critical patent/JPH0566728B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリコンのエツチング方法に関する。
〔従来の技術〕
シリコンをエツチングしてダイアフラムやカンチレバー
や溝構造を形成して利用するマイクロ・メカニカル・デ
バイスが多数開発されている。
シリコンダイアフラムはシリコン圧力センナやサーモパ
イル赤外センサやxag元マスク台座等に使われている
。従来シリコンダイアフラムは化学エツチングや放電加
工により形成されていた。
しかしながら化学エツチングや放電加工ではダイアフラ
ム厚を正確に制御するのは困難であった。
近年、所定のダイアフラム厚に達した時に自動的にエツ
チングが停止する電気化学エツチング法が報告された(
アイイーイーイー・エレクトロン・デバイス・レターズ
(IEEE k、LBCTRjONDEVICEIJ’
l’TER8,VOL、 EDL−2,Nn2. FE
B、 、 1981 。
44〜45))。
第4図忙従来の電気化学エツチングの方法を示す。
P型層lとNfi層2とから構成でれているシリコン基
板3の両面は酸化膜4で被覆されている。
P型層lの表面の酸化膜4はダイアフラム薄膜部となる
所をエツチングによシ除去しである。N屋層2の表面は
電極接続部以外は酸化1x4で被覆している。電極接続
後、シリコン樹脂等の絶縁剤で封止して、電流が漏洩し
ない様にする。N型層2に直流定電圧電源5の陽極を接
続し、白金電極6を直流定電圧電源5の陰極に接続する
。エツチング液7は異方性を有する水酸化カリウム(K
OH)やエチレン・ジアミン(EDA)やヒドラジンが
使われている。電源電圧はN型層2の厚さに無関係が良
い。またエツチング速度を上げるにはエツチング液を加
熱した方が良い。
エツチングは初めP型層1の酸化膜4で被覆されてない
領域が通常の化学エツチングで異方性エツチングされ進
む。
但しEDAやヒドラジンに対しては酸化膜4/Iiマス
ク材として働くが、KOHの場合は窒化膜や金属膜によ
る被覆が必要である。
P型層lが除去されN型層2が露出するとエツチングが
自動的に停止し、N型層2のみが残り、ダイアフラムが
形成される。エツチングが停止するのは正確にけPN接
合の冶金学的な境界面ではなくP型層側の空乏層端であ
る。即ちPN接合のN型1側に陽極電圧を印加するので
、PN接合は逆バイアスされたことになシ空乏層が広が
っている。
N型層は一般にエピタキシャル技術で製造されるが、ダ
イアフラムの厚さを変えるにはエピタキシャル層の厚さ
を変えていた。
あるbは拡散によ5N型層を形成することも可能である
〔発明が解決しようとする問題点〕
上述した様に従来の電気化学エツチングではシリコンの
厚さを屑線の厚さとするにはエピタキシャル層あるいは
拡散層の厚さを変えなくてはならなかった。しかしなが
らエピタキシャル層あるいは拡散層の厚さを自由に変え
ることは困難で、あらかじめ厚さの異なるエピタキシャ
ル基板等ヲ何種類も用意しなくてはならなかった。
あるいは、N型エピタキシャル層の厚さばらつきがその
ままシリコン膜厚のばらつきとなり、圧力センサでは感
度ばらつきの主要因となっていた。
〔問題点を解決するための手段〕
本発明はN8!!導゛電層とP型導′FJLriiとか
らなるシリコン基板の前記N型導電層に正極性電圧を印
加して前記Pa導電層をエツチングする電気化学エツチ
ング法に於て、前記正極性電圧の値を調節することKよ
り、前記P塁導電層のエツチング量を所望の値に調整す
ることを特徴とするエツチングの方法である。
〔実施例〕
次に本発明について口面を参照して説明する。
第1図は本発明の第1の実施例を示すシリコンダイアフ
ラムを形成するためのエツチング装置の構成図である。
P型層1は厚いシリコン基板で200〜500μm程度
である。
N151層2は薄いエピタキシャル層で10〜30μm
程度である。P型層1とへ型層2とから構成されるシリ
コン基板3の両面は酸化膜4で被覆されている。酸化膜
は熱酸化膜でもCVD (Chemicalvapor
 Deposition)  酸化膜であってもよく約
100Å以上の厚さがあれば良い。P型層側の酸化膜4
はダイアフラム薄膜部となる領域をフォトリングラフィ
技術により除去する。N型aIIIIの酸化膜」は陽極
電極の接続部を除去した後、陽極′1極を接続し、シリ
コン樹脂等で封止する。直流定電圧電源5′の陽極はシ
リコン基板3のへ型層に接続し%陰極は白金電極6に接
続する。エツチング液7は異方性を有するKOH,ED
A、ヒドラジン等を用いる。
但しKOHを用−る場合は、酸化膜4はエツチングされ
るので窒化膜あるい金属被覆を使わなくてはならない。
teエツチング液は、通常エツチング速度を速める為に
加熱する。
例えばBDAの場合、沸点(118℃)でのエツチング
速度は約1μm/ trimである。2インチウェーハ
の場合、約3vの直流定電圧を印加するとP型層のみが
工、チングされN型層が残る。印加電圧の大きさはエツ
チング中は一定である。エツチングはP型層の空乏層端
で停止するのでダイアフラムの厚さはN型層の厚さとP
型層の空乏層の厚さとの和である。N型層の厚さはエピ
タキシャル成長の時に決まるので変えられない。
従ってダイアフラムの厚さを変えるには空乏層の厚さを
変えれば良い。印加電圧FiPN接合に対して逆方向バ
イアスとなっているので、印加電圧を大きくする程、空
乏層が広がり、エツチングが停止した後のダイアフラム
厚が厚くなる。従って一定の厚さのN型エピメキシャル
基板を用いても印加電圧を適当に設定することにより任
意の厚さのシリコンダイアフラムが得られる。但し最初
のN型層の厚さより薄くすることはできない。
あるいは、N型エピタキシャル層の厚さをウェーハ毎に
測定しておき一定のダイアフラム厚となる様に1 ウェ
ーハ毎に印加電圧の大きさを設定することによジ、ダイ
アフラム厚のばらつきを小さくすることができる。ダイ
アフラム型シリコン圧力センナの感度ばらつきはダイア
フラム厚のばらつきが主要因でちるので、これにより感
度ばらつきを低減できる。即ち、N型層の薄いウェーハ
は印加電圧を大きくシ、空乏層を広げ、ダイアフラムの
厚さ全意図的に厚くし、逆にN型層の厚いウェーハ#′
i印7711I′gL圧を小さくして空乏層幅を狭くし
てダイアフラムを薄くすることKより、Nfi層にばら
つきがあっても一定のダイアフラム厚管得ることができ
る。
上記説明でN型層はエピタキシャル層としたが拡散層で
あっても良い。
M2図は本発明の第2の実施例であるシリコンカンチレ
バーの構造断面図である。シリコンカンチレバーは超音
波振動子や超音波センナあるいは力(ちからノセンサ等
に使われている構造である。
力センサを例に取って説明するとビーム8はN型シリコ
ン層で加圧ピン9で押すことによ夕変形する。変形によ
る応力変化を5図には示していないがボロンの拡散によ
夕形成したピエゾ抵抗素子の抵抗値変化で検出する素子
である。台座10はP型シリコン基板でビーム8の台座
となる。本カンチレバーの製造方法は第1図に示した@
1の実施例のシリコンダイアフラムと同じ電気化学エツ
チングである。力センサの感度はビーム8の厚さにより
決まるが、電気化学エツチングに於て印加電圧の値を変
えることによシビーム8の厚さを正確に制御できるので
感度ばらつきの少ない力センサが得られる。
超音波振励子や超音波センサは第2図に示したシリコン
カンチレバーに圧電材料である酸化亜鉛(ZnO)  
を積層して構成されるが、ビーム8の厚さを正確に制御
することにより正確な発車振動数が得られる。
次に第3図は本発明の第3の実施例であるインク・ジェ
ット・ノズルの構造断面図である。インク・ジェット・
ノズルはプリンタ装置の印字ヘッドに使われる部品で2
M1シリコン11中に形成された溝12に充填したイン
クを圧電素子13で加圧し吐き出すものである。蓋14
は例えばパイレックスガラス等で靜を接着により接合さ
せる。溝12の形成方法は電気化学エツチングで、P屋
シリコンの一部を表面よりエツチングしてN型シリコン
との界面で自動的にエツチング停止させる。印加電圧の
大きさによりエツチング深さを正確に制御し、インク吐
出量を精密に制御できる。溝形状を有するシリコン構造
体はインク・ジェットeノズル以外にシリコン・ガスク
ロマトグラフィー等にも使われており同様の効果が得ら
れる。
上記説明に於てダイアフラムやカンチレバーや溝形状は
台形としているが、これは例えば面方位(100)のシ
リコン基板を用いると傾斜部は(111)面となシ約5
5 の角度となる。しかしシリコン基板の面方位はこれ
に限定されるものではなく他の面方位であって屯良い。
例えば(110)面を用いると傾斜部は90°の壁とな
る。
〔発明の効果〕
以上説明した様に本発明はPN接合シリコンウェーハを
用いる電気化学エツチングに於て、印加電圧の値を変え
ることによりシリコンの膜厚や溝の深さを制御して、一
種類の厚さのNfiエピタキシャル基板を用いて任意の
厚さのシリコン薄膜や任意の深さの#Iを得たり、N型
層の厚さにばらつきがあっても一定のシリコン膜厚やシ
リコン溝深さを得たシすることができる効果がある。
本発明の効果はシリコンダイア75ム、シリコンカンチ
レバー、溝形成等に限定されるものではなく、シリコン
の3次元加工に於ても得られるものである。
【図面の簡単な説明】
第1図は本発明の実施例を示すエツチング装置の構成図
である。 第2因は本発明の第2の実施例であるシリコンカンチレ
バーの構造断面図である。 第3図は本発明の第3の実施例であるインク・ジェット
・ノズルの構造断面図である。 第4図は従来の電気化学エツチングの方法を示す構成図
である。 1・・・・・・P屋膚、2・・・・・・N型層、3・・
・・・・シリコン基板、4・・・・・・酸化膜、5.5
′・・・・・・直流定電圧Km、6・・・・・・白金電
極% 7・・・・・・エツチング液、8・・・・・・ビ
ーム、9・・・・・・加圧ピン%10・・・・・・台座
、11・・・・・・PM1シリコン、12・・・・・・
溝、13・・・・・・圧電素子、14・・・・・・蓋、
15・・・・・・N型シリコン。

Claims (1)

    【特許請求の範囲】
  1. N型導電層とP型導電層とからなるシリコン基板の前記
    N型導電層に正極性電圧を印加して前記P型導電層をエ
    ッチングする電気化学エッチング法に於て、前記正極性
    電圧の値を調節することにより前記P型導電層のエッチ
    ング量を所望の値に調整することを特徴とするエッチン
    グの方法。
JP6133885A 1985-03-26 1985-03-26 エツチングの方法 Granted JPS61220335A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6133885A JPS61220335A (ja) 1985-03-26 1985-03-26 エツチングの方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6133885A JPS61220335A (ja) 1985-03-26 1985-03-26 エツチングの方法

Publications (2)

Publication Number Publication Date
JPS61220335A true JPS61220335A (ja) 1986-09-30
JPH0566728B2 JPH0566728B2 (ja) 1993-09-22

Family

ID=13168247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6133885A Granted JPS61220335A (ja) 1985-03-26 1985-03-26 エツチングの方法

Country Status (1)

Country Link
JP (1) JPS61220335A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63100780A (ja) * 1986-10-17 1988-05-02 Fuji Electric Co Ltd 圧力センサの製造方法
US5451299A (en) * 1992-12-23 1995-09-19 The United States Of America As Represented By The Secretary Of The Air Force Method for reducing hydrogen absorption during chemical milling

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63100780A (ja) * 1986-10-17 1988-05-02 Fuji Electric Co Ltd 圧力センサの製造方法
JPH0573276B2 (ja) * 1986-10-17 1993-10-14 Fuji Electric Co Ltd
US5451299A (en) * 1992-12-23 1995-09-19 The United States Of America As Represented By The Secretary Of The Air Force Method for reducing hydrogen absorption during chemical milling

Also Published As

Publication number Publication date
JPH0566728B2 (ja) 1993-09-22

Similar Documents

Publication Publication Date Title
US6629465B1 (en) Miniature gauge pressure sensor using silicon fusion bonding and back etching
US4783237A (en) Solid state transducer and method of making same
JPS60158675A (ja) ダイヤフラムセンサ
JP3489309B2 (ja) 半導体力学量センサの製造方法および異方性エッチングマスク
US6327911B1 (en) High temperature pressure transducer fabricated from beta silicon carbide
US6691581B2 (en) Pressure transducer fabricated from beta silicon carbide
US4995953A (en) Method of forming a semiconductor membrane using an electrochemical etch-stop
JP2001324398A (ja) 耐蝕型真空センサ
GB1459911A (en) Method and apparatus for fabricating transducers
JPS61220335A (ja) エツチングの方法
JP2000124465A (ja) 半導体力学量センサの製造方法
JPS63308390A (ja) 半導体圧力センサの製造方法
JP2000094696A (ja) インクジェットヘッド及びその作製方法
JP3290047B2 (ja) 加速度センサ及びその製造方法
JPH0443226B2 (ja)
JPH0779167B2 (ja) 集積化半導体圧力センサ
JP2001066208A (ja) 半導体圧力測定装置とその製造方法
JPH0230188A (ja) 半導体圧力センサの製造方法
JP2006003102A (ja) 半導体圧力センサーおよびその製造方法
JPH06221945A (ja) 半導体圧力センサおよびその製造方法
JP3109703B2 (ja) メンブレン構造体及びその製造方法及びそれを用いたマイクロデバイス
JPH049770A (ja) 半導体感歪センサ
JPH02125475A (ja) 半導体圧力センサの製造方法
KR950009638B1 (ko) 고온용 고성능 압저항형 반도체 압력센서의 제조방법
CN219823665U (zh) 一种压力传感器芯片

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term