JPH02125475A - 半導体圧力センサの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は、半導体圧力センサの製造方法に関するもので
ある。

〔従来の技術〕

従来、機械的応力を加えることによってピエゾ抵抗効果
によりその抵抗値が変化することを利用して、単結晶シ
リコン基板の一部の肉厚を薄＜シダイヤフラムを形成し
、そのダイヤフラムに歪ゲージを拡散層等で形成して、
ダイヤフラムに加わる圧力により歪ゲージを変形させ、
ピエゾ抵抗効果による抵抗値の変化を検出して圧力を測
定する半導体圧力センサが知られており、この半導体圧
力センサの製造方法として、第８図（ａ）、第８図伽）
に示すように、ピエゾ抵抗素子１０１を有するダイヤフ
ラム部１０２を形成するために、基板１００をエツチン
グしているが、このダイヤフラム部１０２の厚さと幅は
エツチング時間によって制御している。

また、超小型の半導体圧力センサの製造方法が、Ｐｒｏ
ｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　６　ｔｈ　５ｅｎｓ
ｏｒ　Ｓｙｍｐｏｓｉｕｍ。

１９８６、ｐｐ、２３〜２７に示されている。これは、
基板上にダイヤフラムを形成し、そのダイヤフラム上に
ピエゾ抵抗を形成し、その後にダイヤフラムに小孔をあ
け、その小孔部から基板をエツチングすることによりダ
イヤフラム下部に空間を形成するものである。

〔発明が解決しようとする課題〕

しかし、前述した従来の半導体圧力センサの製造方法に
あっては、ダイヤフラムの厚さをシリコンのエツチング
時間で制御しているので、圧力センサを小型化する場合
、ダイヤフラムの厚さやはば正確に制御するのが困難で
あり、更にはダイヤフラムの表面が平坦でないので、機
械的強度が弱いという問題点を有していた。また、上記
Ｐｒｏ−ｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　６ｔｈ　　
５ｅｎｓｏｒ　Ｓｙｍｐｏｓｉｕｍ。

１９８６、ｐｐ、２３〜２７に示されている超小型の半
導体圧力センサの製造方法にあっては、表面からのエツ
チング孔の存在によってダイヤフラムが平坦でな（機械
的強度が弱くなるという問題点を有していた。

本発明は上記問題点に鑑みてなされたもので、ダイヤフ
ラムの形状を正確に制御でき、しかもダイヤフラムの機
械的強度が強く信頼性の高い半導体圧力センサの製造方
法を提供することを目的としている。

〔課題を解決するための手段〕

上記目的を達成するために、本発明においては、基板の
主表面側に、該基板と異なる部材を形成する工程と、 前記基板の主表面側にダイヤフラムとなる膜、及びこの
膜に圧力変換素子を形成する工程と、前記基板の他主面
側から前記基板と異なる部材に連通ずる穴を形成し、こ
の穴を介して前記基板と異なる部材を除去することによ
り、ダイヤフラムを形成する工程とを備えることをその
要旨とするものである。

また、基板の主表面側に形成される該基板と異なる部材
は、所定のエツチング液に対して前記ダイヤフラムとな
る膜よりエツチング速度の大きい部材であり、該基板と
異なる部材を除去する工程は、前記所定のエツチング液
を用いたエツチングにて除去するようにしてもよい。

更には、前記基板の主表面の少なくとも一部は酸化され
ており、前記基板と異なる部材は多結晶シリコンとして
もよい。

〔実施例〕

以下、図面を用いて本発明を説明する。第１図（ａ）〜
（６）は本発明の第１実施例の工程を説明するための断
面図である。

まず、第１図（ａ）に示すように、厚さが３００〜６０
０ＩＩｍ（本実施例では５００μｍのものを使用）で３
〜５Ω・ｃｍのＮ型導電型であって、結晶面が（１００
）の単結晶シリコン基板１の主表面上の所定領域にシリ
コン酸化膜（ＳｉＯｚ）２を形成する。

そして、このシリコン酸化膜２をマスクとして水酸化カ
リウム（、ＫＯＨ）等による異一方性のエツチング液を
用いてシリコン基板１をエツチングし、第１図（ｂ）に
示すように凹部３を形成する。尚、ここで用いる基板と
しては、その結晶面は（１１０）でもよく、又、パイレ
ックスガラス、サファイヤ等に凹部を形成したものであ
ってもよい。

次に、ＸｅＣ１（波長：３０８ｎｍ）のエキシマレーザ
Ｌｂを上方（主表面側）からシリコン基板１の凹部３内
に照射し、裏面側に延びる例えば３０ａｍ×３０μｍの
穴４を４５０ａｍの深さで２つ形成する。このエキシマ
レーザＬｂはパルス発振であり、パルス数によりエツチ
ング深さを精度よくコントロールできるとともに、エキ
シマレーザＬｂ光はＳｉ表面のみで作用し、周囲へのダ
メージも少なく、小口径の穴あけに対してコントロール
性もよく、かつ形状制御が容易である。又、本実施例で
はＸｅＣ１を用いたが、他のエキシマレーザでもよいこ
とはいうまでもない。さらに、この穴あけは本実施例で
はエキシマレーザを用いたが、ＫＯＨ等による異方性エ
ツチングを用いても可能である。さらに、本実施例では
２個の穴４をあけたが、１個でもあるいは２個以上でも
よい。

次に、第１図（Ｃ）に示すように、前記凹部３と穴４の
内部にＣＶＤ法により充填材料としてのシリコン酸化物
（ＳｉＣｈ）５を埋め込む、このＣＶＤ法によるシリコ
ン酸化物５はシリコン基板１及びダイヤフラムとなる後
記する膜（窒化膜６）よりエツチング速度が大きい材料
であり、Ｓｉｎ。

５の代わりにポリシリコンを埋めてもよい。このシリコ
ン基板ｌ及びダイヤフラムとなる膜（窒化膜６）よりエ
ツチング速度が大きい材料として、他にも５ｉ−Ｂ−０
ガラス等を使用してもよい。

そして、このように、シリコン酸化物５を埋め込んだ後
に、研磨によりそのシリコン酸化物５０表面を平滑にす
る。即ち、凹部３を含むシリコン基板１の主表面を平滑
にする。

続いて、シリコン基板１の表面に２００〜１０００人（
ＤＳｉ：＋Ｎ４膜をいわゆるＬＰＣＶＤ法で形成すると
ともに、引き続き１〜２ｐｍのＰ−３ｉＮ（プラズマ窒
化膜）を形成して第１図（ｄ）に示すダイヤフラムとな
る膜としての窒化膜６を形成する。

このＬＰＣＶＤ法によるＳｉ、Ｎ、膜により緻密なダイ
ヤフラムにすることができ、圧力に対して高真空が保た
れる。このＬＰＣＶＤ法による５ｔ３Ｎ４膜は相対圧セ
ンサとして用いる場合はなくてもよい。

次に、第１図（ｅ）に示すように、前記ダイヤフラムと
なる窒化膜６上の所定領域にポリシリコンを１０００〜
５０００人の厚さで析出し、ボロンを拡散し、圧力変換
素子としてのＰ型のピエゾ抵抗７を形成する。この際、
Ｎ型でピエゾ抵抗を形成してもよいことはいうまでもな
い。さらに、いわゆるビームアニール手法によりこのポ
リシリコンを再結晶化して単結晶にしてもよく、このと
き、シリコン基板１からいわゆるシードを取りレーザ等
で溶融し再結晶化（単結晶化）すれば高性能化されたピ
エゾ抵抗を形成できる。

次に、第１図（ｆ）で示すように、前面にＰ−３ｔＮ膜
（プラズマ窒化膜）８を０．５〜１μｍの厚さで形成し
、電極として／１９による配線を行う。

続いて、第１図（２）に示すように、シリコン基板ｌの
裏面を研磨し、穴４内に埋め込んだシリコン酸化物５が
あわられるようにする。引き続き、表面をワックス等で
覆い、穴４を介してＨＦ水溶液にて凹部３及び４内のシ
リコン酸化物５をエツチング除去する。即ち、シリコン
酸化物（Ｓｔｏｗ）５は基板ｌ及びダイヤフラムとなる
窒化膜６よりエツチング速度が大きいので、シリコン酸
化物５のみを除去できる。尚、シリコン酸化物５の代わ
りにポリシリコンを使用した場合は、エツチング液とし
てＫＯＨ水溶液を用いればよい。

このとき、複数の穴を形成しておくとエツチング後のエ
ツチング液の除去、洗浄を効果的に行うことができる。

即ち、例えば第１図（匂において１つの穴４から洗浄液
を導入し、もう１つの穴４がら排出することができる。

このようにして、ピエゾ抵抗７が配置されたダイヤフラ
ムとなる窒化膜６の下に空間が形成されるとともに、穴
４がその空間への連通穴となる。

本実施例では図示していないが、単結晶シリコン基板ｌ
に通常のＣＭＯＳプロセス、バイポーラプロセスにより
各種デバイスを同時に形成することも可能である。

このように本実施例によれば、従来の方法とは異なり、
基板の表面側からダイヤフラムに小孔を形成することが
ないので、ダイヤフラムの機械的強度を強くすることが
でき、センサとして信頼性の高いものとすることができ
る。又、従来の方法による半導体圧力センサでは相対圧
の検出ができなかったが、本実施例の半導体圧力センサ
は孔４を介して相対圧を検出することができる。又、Ｓ
ｉＯｔ５の表面は研磨によって滑らかになっているので
、ダイヤフラムとなる膜６の表面が平坦となり、機械的
強度が強くなる。さらに、従来の方法においては、エツ
チング工程をウェハプロセスの途中で入れなければなら
ず、ＫＯＨ等のエツチング液の残留があり、ウェハプロ
セスの汚染及び製造装置の汚染を引き起こすおそれがあ
ったが、本実施例の方法ではウェハプロセスの最後の工
程にてエツチングを行っているので、エツチング液の残
留に起因するウェハプロセスの汚染及び製造装置の汚染
を制御することができる。

尚、この発明は上記実施例に限定されるものではなく、
例えば、上記実施例ではシリコン基板ｌに直接凹部３を
形成したが、第２図に示すように基板１上に所定領域が
開口した膜を形成することにより凹部３を形成してもよ
い。即ち、例えば、熱酸化膜、析出膜（Ｐ−３ｉＮ膜等
）１０の所定領域をエツチングすることにより凹部３を
形成してもよい。

又、上記実施例ではＣＶＤによるシリコン酸化物５を凹
部３及び孔４内へ埋め込んだが、完全に又はある程度選
択的にエツチング除去できるものであれば、どのような
材料を用いてもよく、前述したようにポリシリコンでも
よい。

さらに、凹部３及び孔４内に埋め込む充填材料を加熱す
ることにより溶融又は昇華する物質を使用し、その充填
材料の除去・は加熱することにより行ってもよい。この
材料としては、例えばポリ−α−メチルスチレンがあり
、加温し蒸発させることにより穴４から除去できる。尚
、この物質を用いる場合は、同ポリ−α−メチルスチレ
ンの融点が９９°Ｃであり変形しない８５°Ｃ以下で工
程を進める必要があり、そのためにＥＣＲプラズマデポ
ジション等でダイヤフラムとなるＰ−３ｉＮ膜（プラズ
マ窒化膜）及び圧力変換素子としてのピエゾ抵抗用のア
モルファスＳｉを形成し、上記ポリ−α−メチルスチレ
ンを除去後熱処理してアモルファスＳｉをポリシリコン
（多結晶シリコン）化すればよい。

さらに、上記実施例では穴４はシリコン基板１の途中で
形成を止め、シリコン酸化物５を埋め込んだが、穴は基
板１の裏面まで貫通してもよい。

又、上記実施例では凹部３及び穴４内に埋め込んだシリ
コン酸化物５を除去する前にピエゾ抵抗７を形成したが
、シリコン酸化物５を除去した後にピエゾ抵抗７を形成
してもよい。

又、上記実施例では穴４は凹部３内に充填材料としての
シリコン酸化物５を埋め込む前に形成し、該穴４に充填
材料としてのシリコン酸化物５を埋め込みこの穴４を介
して凹部３内の充填材料を除去したが、前記第１図（ｂ
）に示す穴４は凹部３に充填材料を埋め込む前に作成せ
ずに、凹部形成後、この凹部３内に充填材料（シリコン
酸化物５）を埋め込み、平滑化及びダイヤフラム形成後
に凹部３に連通ずる穴をレーザ等により形成してもよい
。

そして、この穴を介して凹部３内の充填材料（シリコン
酸化物５）を除去してもよい。

さらに、穴４は基板の主表面から裏面側に延びる方向に
形成したが、他の主表面以外の面（側面）から形成して
もよく、要はダイヤフラムを貫通させることなく凹部３
に連通されていればよい。

次に、本発明の第２実施例を、その工程を示す断面図で
ある第３図（ａ）乃至第３図（ｅ）を用いて説明する。

まず、第３図（ａ）に示すように、厚さが３００〜６０
０１１ｍ（本実施例では５００　ｐｍのもの）で３〜５
Ω・１のＮ型導電型であって、結晶面が（１００）又は
（１１０）の単結晶シリコン基板３０上に２００〜１０
００人の５ｉｓＮａ膜３２をＬＰＣＶＤ法で形成した後
、いわゆるＬＯＣＯ３法によってＬＯＧＯ３酸化膜（Ｓ
ｉＯ，）３４を形成する。次に第３図（ｂ）に示すよう
に鏡面研磨を行い、基板３０の表面を平坦化する。その
後、第３図（Ｃ）に示すように、シリコン基板３６の表
面にＳ　ｉ　Ｏｔ　３　Ｂ　（Ｓ　１ｓＮ４でもよい）
を形成し、その表面に５ｉＮＯ（ナイトライデッドオキ
サイド）膜４０を形成したもののＳ　ｉＮｏＮ過膜側と
、第３図（ｂ）に示す基板３０の５ｉＯｚ３４側とを直
接接合法により接合する。次に、第３図（ｄ）に示すよ
うに、シリコン基板３６の厚さが数μｍ（本実施例では
５μｍ）になるように研磨した後、第１実施例と同様に
エキシマレーザＬｂにより圧力導入孔４２を形成する。

ここで、シリコン基板３０を（１１０）のものを使用す
れば、この圧力導入孔４２はエキシマレーザＬｂの代わ
りにＫＯＨによるアルカリエツチングによって形成する
ことができる。その後、ＨＦにより５ｉＯｚ３４をエツ
チング除去した後、シリコン３６にボロンを拡散し、圧
力変換素子としてのＰ型のピエゾ抵抗４４を形成し、そ
の上に０．５〜１μｍの眉間絶縁膜としてのプラズマ窒
化膜４６を形成し、電極としてＡ１４８による配線を行
うと、第３図（ｅ）に示すようになる。

尚、本実施例では図示していないが単結晶シリコン基板
３０及び３６上に通常のＣＭＯＳプロセス、バイポーラ
プロセスにより各種デバイスを形成することも可能であ
る。

また、本実施例においては圧力変換素子としてピエゾ抵
抗４４を用いたが、これに限られず、圧力を検出して電
気信号に変換するものならば他のものでもよく、例えば
ｒＴｅｃｈｎｉｃａｌ　Ｄｉｇｅｓｔ　ｏｆｔｈｅ　７
　ｔｈ　５ｅｎｓｏｒ　Ｓｙｍｐｏｓｉｕｍ　＋　１９
８８　Ｊの５５頁〜５８頁に記載しである共鳴歪ゲージ
でも良い。

以上説明したように、上記第２実施例によれば、前記第
１実施例で得られる効果に加えて、凹部を形成する工程
とＳｉｎ、を埋め込む工程とを１工程とすることができ
、さらには圧力導入孔を形成する工程は、アルミ配線や
各種デバイスの形成の前でも後でも可能になるという効
果を奏する。

次に、本発明の第３実施例を、その工程を示す断面図で
ある第４図（ａ）乃至第４図（ｅ）を用いて説明する。

まず、第４図（ａ）に示すように単結晶シリコン基板５
０の主表面上に、Ｓ　ｉ、Ｎ４５２をマスクとしてＫＯ
Ｈによるアルカリエツチングにて凹部を形成した後、選
択変化させ、凹部の表面にＳｉＯ□５４を形成する。次
に、第４図細）に示すように凹部以外の表面を鏡面研磨
してＳ　１ｚＮ４５２を除去する。次に、第４図（Ｃ）
に示すように、シリコン基板３６の表面にＳｉＯ□３　
Ｂ　（Ｓ　ｉ　ｘＮ４でもよい）を形成し、その表面に
５ｉＮＯ膜４０を形成したものと、第４図（ｂ）に示す
基板５０とを直接接合法により接合する。以下、第４図
（ｄ）、第４図（ｅ）に示す工程は前記第２実施例から
分かるように、エツチング等により圧力導入孔を形成し
た後、ピエゾ抵抗４やＡ！４８による配線を行う。

次に、本発明の第４実施例を、その工程を示す断面図で
ある第５図（ａ）乃至第５図（ｆ）を用いて説明する。

まず、第５図（ａ）に示すように、単結晶シリコン基板
６０の表面に、テーバ状のＳｉＯ□６２を０．５〜２μ
ｍの厚さで形成する。次に、第５図Ｏ））に示すように
Ｓ　１ｓＮｎ６４を形成する。次に、第５図（Ｃ）に示
すように、５ｉｓＮ４６４の上にダイヤフラムとなるＰ
ｏ１ｙ−３ｔ膜６６を形成した後、ボロンを拡散して圧
力変換素子としてのＰ型のピエゾ抵抗６８を形成し、更
にその上に保護膜として窒化シリコン膜７０を形成する
。次に、第５図（ｄ）に示すように、ＫＯＨを用いたア
ルカリエツチングにより圧力導入孔７２を形成する。本
実施例においては、このＫＯＨによるアルカリエツチン
グを行う際に、５ｉＯｚ６２はエツチングストッパの役
目をも果たしているが、ＳｉＯ□６２をＳｉで構成した
場合には、圧力導入孔７２を形成した際に、そのＳｔも
エツチング除去される。また、圧力導入孔７２はレーザ
によって形成してもよい。

次に、第５図（ｅ）に示すように、ＨＦによって５ｉ６
２をエツチング除去する。その後は第５図（ｆ）に示す
ようにＡ２配線７４を形成する。その後は、他の実施例
と同様、ＣＭＯＳプロセスやバイポーラプロセス等によ
り各種デバイスを形成してもよい。

尚、上記第４実施例の変形例として、第６図（ａ）に示
すように、単結晶シリコン基板３０上に２００〜１００
０人の５ｔｉＮａ膜３２をＬＰＣＶＤ法で形成した後、
第６図（ｂ）に示すように、いわゆるＬＯＣＯ３法によ
ってＬＯＧＯ３酸化膜（Ｓｉ（ｈ）３４を形成し、その
上に５ｌｓＮ４膜３２を再び堆積させ、あとは上記第４
実施例の第５図（Ｃ）以後に示す工程と同じ工程により
第６図（Ｃ）に示す半導体圧力センサを作るようにして
もよい、また、第７図（ａ）乃至第７図（ｄ）に示すよ
うに、基板９０上のｓ　ｔｉＮｍ９２をマスクとしてＫ
ＯＨアルカリエツチングを行い、その凹部にＳｉＯ□９
４を形成した後、アミン液（ピペラジン）とポリエステ
ル製の平面パッドを用いた選択化学ポリッシングにて表
面を平坦にするようにしてもよい。

次に本発明の第５実施例を、第９図（ａ）乃至第９図（
ｆ）を用いて説明する。まず、第９図（ａ）に示すよう
に、単結晶シリコン基板１１０の主表面上にシリコン酸
化物（ＳｉＯ２）１１２を形成した後、第９図（ｂ）に
示すようにポリシリコン（多結晶シリコン）１１４を形
成する０次に、第９図（Ｃ）に示すように、ＬＰＣＶＤ
法により、窒化膜（ＳｉｓＮａ）１１６を形成する。な
お、窒化膜１１６の代わりにＳｉｎｇを使用してもよい
。次に、第９図（ｄ）に示すように、窒化膜１１６上の
所定の領域にポリシリコンを１０００〜５０００人の厚
さで析出し、ボロンを拡散し、圧力変換素子としてのＰ
型ピエゾ抵抗１１Ｂを形成する。次に、第９図（ｅ）に
示すように、ＫＯＨによる異方性エツチングを用い、シ
リコン酸化物１１２をストッパーとして穴あけを行う。

次に、第９図（ｆ）に示すように、ＨＦを用いてシリコ
ン酸化物１１２をエツチング除去する。

以上説明したように本実施例によれば、Ｓｉ０ｇ１１２
をエツチングする際に、エツチングストッパとしてポリ
シリコン１１４を用いているので、エツチングストッパ
が５ｉｓＮｎに比べてＨＦに対するエツチング速度が遅
く、ダイヤフラムの侵食が少ないという効果がある。

次に、本発明の第６実施例を、第１０図（ａ）乃至第１
０図（ｅ）を用いて説明する。

まず、第１０図（ａ）に示すように、単結晶シリコン基
板１２０上にいわゆるＬＯＣＯ３法によりＬａｃｏｓ酸
化膜（ＳｉＯｔ）１２２を形成する。

次に、第１０図（ｂ）に示すようにポリシリコン１２４
を形成した後、第１０図（Ｃ）に示すように、ＬＰＣＶ
Ｄ法により窒化膜（Ｓ　１３Ｎ４）　１２６を形成する
。その後、第１０図（ロ）に示すように、窒化膜１２６
上の所定の領域に圧力変換素子としてのピエゾ抵抗１２
８を形成する０次に、第１Ｏ図（ｅ）に示すように、シ
リコン単結晶基板１２０の裏面からＫＯＨによる異方性
エツチングを複数の穴より行う。これにより、圧力導入
孔１３０が形成されると同時に、ポリシリコン１２４の
除去が行われる。

本実施例によれば、圧力導入孔１３０とダイヤフラム形
成のためのエツチングを同時に行え（エツチング液は１
種類で済み）、更にはＬＯＣＯ３酸化膜１２２のために
、ダイヤフラムが滑らかであるという優れた効果を奏す
る。また、ダイヤフラム１２６の厚さは、ＬＰＣＶＤ法
によるために正確に制御できるという効果もある。

次に、本発明の第７実施例を、第１１図（ａ）乃至第１
１図（ハ）を用いて説明する。まず、第１１図（ａ）に
示すように、シリコン単結晶基板１３２上にシリコン酸
化膜（Ｓｔｏｗ）１３４を形成する０次に、第１１図（
ロ）に示すように、シリコン酸化膜１３４の所定領域上
にポリシリコン１３６を形成した後、第１１図（Ｃ）に
示すように窒化膜（ＳｉｓＮ４）１３８を形成して研磨
により表面を平坦にする（尚、この研磨の工程と第１１
図（ｄ）に示す工程はなくともよい）。その後、第１１
図（ｄ）に示すように、窒化膜（Ｓ　１ｓＮ４）　１４
０を形成する。次に第１１図（ｅ）　ニ示すように、窒
化膜（ｓｔｓＮ４）１４０上の所定の位置に圧力変換素
子としてのピエゾ抵抗１４２を形成し、プラズマ窒化膜
やＳｉｎ。

等の保護ＷＡ１４４を形成する。その後、第１１図（ｆ
）に示すように、ＫＯＨ水溶液を用いた異方性エツチン
グによりシリコン単結晶基板１３２に穴をあける。次に
、第１１図（樽に示すように、ＨＦ水溶液を用いて５ｔ
Ｏｚ１３４の一部をエツチングした後、第１１図（ハ）
に示すようにＫＯＨアルカリエツチングによりポリシリ
コン１３６をエツチング除去する。

以上説明したように、本実施例によれば、ダイヤフラム
膜となる窒化膜に比べてポリシリコン１３６のＫＯＨに
対するエツチング速度が大変速いので、ダイヤフラムの
厚さを正確に制御することができるという優れた効果を
奏する。

なお、本実施例において、第１１図（ａ）に示す工程で
、シリコン酸化膜１３４の形成をあらかじめ第１１図（
２）に示すように穴を設ける形にしておいてもよく、そ
の場合はＨＦ水溶液によるＳｉｎｇのエツチング工程が
不要となる。

〔発明の効果〕

以上詳述したように、本発明によれば、ダイヤフラムの
形状を正確に制御でき、また、ダイヤフラムの機械的強
度が強く信頼性の高い半導体圧力センサを製造すること
ができるという優れた効果を奏する。

【図面の簡単な説明】

第１図（ａ）乃至（６）は本発明の第１実施例の工程を
示す断面図、第２図は上記第１実施例の変形例を示す断
面図、第３図（ａ）乃至第３図（ｅ）は本発明の第２実
施例の工程を示す断面図、第４図（ａ）乃至第４図（ｅ
）は本発明の第３実施例の工程を示す断面図、第５図（
ａ）乃至第５図（ｆ）は本発明の第４実施例の工程を示
す断面図、第６図（ａ）乃至第６図（Ｃ）、及び第７図
（ａ）乃至第７図（ｄ）は上記第４実施例の変形例を示
す断面図、第８図（ａ）及び第８図（ｂ）は従来の半導
体圧力センサの製造工程を示す断面図、第９図（ａ）乃
至第９図げ）は本発明の第５実施例の工程を示す断面図
、第１Ｏ図（ａ）乃至第１０図（６）は本発明の第６実
施例の工程を示す断面図、第１１図（ａ）乃至第１１図
（ハ）は本発明の第７実施例の工程を示す断面図である
。 １・・・単結晶シリコン基板、３・・・凹部、４・・・
圧力導入孔、５・・・充填材料としてのシリコン酸化物
。 ６・・・ダイヤフラムとなる膜としての窒化膜、７・・
・圧力変換素子としてのピエゾ抵抗。 代理人弁理士　　岡　部　　　隆 （ａ”） （Ｃ） （ｄ） ・： （ｅ） 第１図 第 図 ＜ｃ＞ 第 図 （ｄ） 第 図 第 図 第 図 第 図 （Ｃ） 第 図 （ｂ） 隋 図 第 図 （Ｃ） 第 図

Claims (3)

【特許請求の範囲】
1. （１）基板の主表面側に、該基板と異なる部材を形成す
   る工程と、 前記基板の主表面側にダイヤフラムとなる膜、及びこの
   膜に圧力変換素子を形成する工程と、前記基板の他主面
   側から前記基板と異なる部材に連通する穴を形成し、こ
   の穴を介して前記基板と異なる部材を除去することによ
   り、ダイヤフラムを形成する工程と を備えることを特徴とする半導体圧力センサの製造方法
   。
2. （２）基板の主表面側に形成される該基板と異なる部材
   は、所定のエッチング液に対して前記ダイヤフラムとな
   る膜よりエッチング速度の大きい部材であり、該基板と
   異なる部材を除去する工程は、前記所定のエッチング液
   を用いたエッチングにて除去するものである請求項１記
   載の半導体圧力センサの製造方法。
3. （３）前記基板の主表面の少なくとも一部は酸化されて
   おり、前記基板と異なる部材は多結晶シリコンであるこ
   とを特徴とする請求項２記載の半導体圧力センサの製造
   方法。