JPS61218235A - 信号判定回路 - Google Patents
信号判定回路Info
- Publication number
- JPS61218235A JPS61218235A JP60059822A JP5982285A JPS61218235A JP S61218235 A JPS61218235 A JP S61218235A JP 60059822 A JP60059822 A JP 60059822A JP 5982285 A JP5982285 A JP 5982285A JP S61218235 A JPS61218235 A JP S61218235A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal
- change
- content
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、通信機器の警報盤等の試験に用いる信号判定
回路の改良に関する。
回路の改良に関する。
警報盤の機能の例を説明すると、警報を発する信号が入
力すれば、即時動作を行い、この動作を例えば１秒保持
しオフにするような動作を行う。
力すれば、即時動作を行い、この動作を例えば１秒保持
しオフにするような動作を行う。
この機能を試験する場合には、警報盤に警報を発する信
号を入力し、又この信号を信号判定回路に入力し、即時
動作をした時に、この信号判定回路への信号を変化させ
又保持動作を解除した時又この信号を変化させるように
して、信号判定回路で警報動作をしたか、これを保持し
解除したかどうかが判るようにしている。
号を入力し、又この信号を信号判定回路に入力し、即時
動作をした時に、この信号判定回路への信号を変化させ
又保持動作を解除した時又この信号を変化させるように
して、信号判定回路で警報動作をしたか、これを保持し
解除したかどうかが判るようにしている。
又例えば、警報を発する信号が入力してから、３００
ｍ ｓ以内に動作すれば即時動作とし、又警報を発する
信号が入力してから、動作状態を保持し８００ｍｓ〜１
４００ｍ５の間に解除したものを保持動作としている。
ｍ ｓ以内に動作すれば即時動作とし、又警報を発する
信号が入力してから、動作状態を保持し８００ｍｓ〜１
４００ｍ５の間に解除したものを保持動作としている。
この信号判定回路を用いて警報盤の試験をした場合、ど
の信号の場合どのような動作をしたかを手間をかけず早
く判ることが望ましい。
の信号の場合どのような動作をしたかを手間をかけず早
く判ることが望ましい。
第３図は従来例の信号判定回路のブロック図である。
図中１は入力信号のレベルを演算回路２に対応したレベ
ルに変換するレベルコンバータ、２は演算回路、３はメ
モリ、４はタイマーを示す。
ルに変換するレベルコンバータ、２は演算回路、３はメ
モリ、４はタイマーを示す。
動作を説明すると、警報盤の試験をする時は、スタート
時点で警報盤よりの入力信号をメモリ３に記憶し、演算
回路２は、この記憶した入力信号を読み出し、現在の入
力信号をサンプリングして比較し、信号に変化があれば
、変化前後の信号の内容とその時点でのタイマー４の内
容をメモリ３に記憶する。
時点で警報盤よりの入力信号をメモリ３に記憶し、演算
回路２は、この記憶した入力信号を読み出し、現在の入
力信号をサンプリングして比較し、信号に変化があれば
、変化前後の信号の内容とその時点でのタイマー４の内
容をメモリ３に記憶する。
又この変化した信号の内容はメモリ３に記憶され、この
記憶内容と、現在の入力信号とを比較し、信号に変化が
あれば、上記と同じ処理を約２秒程度続ける。
記憶内容と、現在の入力信号とを比較し、信号に変化が
あれば、上記と同じ処理を約２秒程度続ける。
処理終了後、メモリ３の内容即ち、変化前後の信号の内
容及び変化した時の時間を読み出し、基準時間値と比較
して、例えばどの信号が即時動作であったか保持動作で
あったか等の動作状態を判定していた。
容及び変化した時の時間を読み出し、基準時間値と比較
して、例えばどの信号が即時動作であったか保持動作で
あったか等の動作状態を判定していた。
しかしながら、上記の判定方法では、メモリ３より読み
出し、基準時間値と比較せねばならず、手間がかかり又
遅くなる問題点がある。
出し、基準時間値と比較せねばならず、手間がかかり又
遅くなる問題点がある。
〔問題点を解決するための手段〕
上記問題点は、動作状態に対応する時間幅を記憶してい
る第１のメモリ及び第２のメモリを備え、入力信号変化
検出時のタイマーの値と該第１のメモリーの記憶内容と
を比較して動作状態を判定し、変化前後の信号の内容及
び信号変化時の動作状態を該第２のメモリに記憶するよ
うにした本発明の信号判定回路により解決される。
る第１のメモリ及び第２のメモリを備え、入力信号変化
検出時のタイマーの値と該第１のメモリーの記憶内容と
を比較して動作状態を判定し、変化前後の信号の内容及
び信号変化時の動作状態を該第２のメモリに記憶するよ
うにした本発明の信号判定回路により解決される。
本発明によれば、第２のメモリに、変化前後の信号の内
容及び信号変化時の動作状態（即時動作。
容及び信号変化時の動作状態（即時動作。
保持動作等）が記憶されているので、このメモリより読
み出すだけで、どの信号の場合どのような動作をしたか
が判明するので、手間がかからす又判定結果が早く判明
する。
み出すだけで、どの信号の場合どのような動作をしたか
が判明するので、手間がかからす又判定結果が早く判明
する。
第１図は本発明の実施例の信号判定回路のブロック図、
第２図は第１図の動作説明用のタイムチャートである。
第２図は第１図の動作説明用のタイムチャートである。
図中２゛は演算回路、５は結果メモリ、６は前回メモリ
及び現在メモリよりなる１時メモリ、７は基準時間メモ
リを示し、尚全図を通じ同一符号は同一機能のものを示
す。
及び現在メモリよりなる１時メモリ、７は基準時間メモ
リを示し、尚全図を通じ同一符号は同一機能のものを示
す。
動作を説明すると、第２図（Ａ）に示すスタート信号に
より、演算回路２′は、第２図（Ｂ）に示す如くタイマ
ー４を、又結果メモリ５をリセットし、第２図（Ｃ）に
示す現在の入力信号を、第２図（Ｄ）に示す如く１時メ
モリ６の前回メモリ領域に記憶させる。以後演算回路２
°は試験時間内はサンプリングにより次記の処理を行う
。
より、演算回路２′は、第２図（Ｂ）に示す如くタイマ
ー４を、又結果メモリ５をリセットし、第２図（Ｃ）に
示す現在の入力信号を、第２図（Ｄ）に示す如く１時メ
モリ６の前回メモリ領域に記憶させる。以後演算回路２
°は試験時間内はサンプリングにより次記の処理を行う
。
入力信号をサンプリングして第２図（Ｅ）に示す如く１
時メモリ６の現在メモリ領域に記憶させ、１時メモリ６
の前回メモリ領域及び現在メモリ領域の内容を読み出し
比較し、変化を検出した場合は、タイマー４よりの現在
時間デー°夕を、第２図（Ｆ）に示す基準時間メモリ７
の内容と比較し、動作内容及び変化前後の信号の内容を
結果メモリ５に記憶させる。
時メモリ６の現在メモリ領域に記憶させ、１時メモリ６
の前回メモリ領域及び現在メモリ領域の内容を読み出し
比較し、変化を検出した場合は、タイマー４よりの現在
時間デー°夕を、第２図（Ｆ）に示す基準時間メモリ７
の内容と比較し、動作内容及び変化前後の信号の内容を
結果メモリ５に記憶させる。
この処理は、１回のサンプリング毎に行い処理終了後現
在メモリ領域の内容を前回メモリ領域へ移動させる。
在メモリ領域の内容を前回メモリ領域へ移動させる。
第２図の例では、基準時間メモリ７には即時動作の時間
幅を示す３００ ｍ ｓ及び保持動作の時間幅を示す８
００ｍ５，１４００ｍ５が記憶されており、入力信号は
第２図（Ｃ）のイ点にて変化したので、これは３００ｍ
５以内であるので、即時動作と判定され、又四点にて変
化したので、これは８００ ｍ ｓと１４００ ｍ ｓ
との間であるので、動作を保持した保持動作と判定され
、変化前後の信号の内容と共に即時動作及び保持動作と
の内容が結果メモリ５に記憶される。
幅を示す３００ ｍ ｓ及び保持動作の時間幅を示す８
００ｍ５，１４００ｍ５が記憶されており、入力信号は
第２図（Ｃ）のイ点にて変化したので、これは３００ｍ
５以内であるので、即時動作と判定され、又四点にて変
化したので、これは８００ ｍ ｓと１４００ ｍ ｓ
との間であるので、動作を保持した保持動作と判定され
、変化前後の信号の内容と共に即時動作及び保持動作と
の内容が結果メモリ５に記憶される。
従って、結果メモリ５の内容を読み出すことで、どの信
号の場合どのような動作をしたかが直ぐ判るようになる
。
号の場合どのような動作をしたかが直ぐ判るようになる
。
以上詳細に説明せる如（本発明によれば、どの信号の場
合どのような動作をしたかが、手間をかけずに且つ直ぐ
判るようになる効果がある。
合どのような動作をしたかが、手間をかけずに且つ直ぐ
判るようになる効果がある。
第１図は本発明の実施例の信号判定回路のブロック図、
第２図は第１図の一動作説明用のタイムチャート、第３
図は従来例の信号判定回路のブロック図である。 図において、 １はレベルコンバータ、 ２．２” は演算回路、 ３はメモリ、 ４はタイマー、 ５は結果メモリ、 ６は１時メモリ、 ７は基準時間メモリを示す。 ＭＬ １ の 第 Ｚ 図 茅 ３ 口
図は従来例の信号判定回路のブロック図である。 図において、 １はレベルコンバータ、 ２．２” は演算回路、 ３はメモリ、 ４はタイマー、 ５は結果メモリ、 ６は１時メモリ、 ７は基準時間メモリを示す。 ＭＬ １ の 第 Ｚ 図 茅 ３ 口
Claims (1)
- 動作状態に対応する基準時間幅を記憶している第１のメ
モリ及び第２のメモリを備え、入力信号変化検出時のタ
イマーの値と該第１のメモリーの記憶内容とを比較して
動作状態を判定し、変化前後の信号の内容及び信号変化
時の動作状態を該第２のメモリに記憶するようにしたこ
とを特徴とする信号判定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60059822A JPS61218235A (ja) | 1985-03-25 | 1985-03-25 | 信号判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60059822A JPS61218235A (ja) | 1985-03-25 | 1985-03-25 | 信号判定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61218235A true JPS61218235A (ja) | 1986-09-27 |
Family
ID=13124299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60059822A Pending JPS61218235A (ja) | 1985-03-25 | 1985-03-25 | 信号判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61218235A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008295872A (ja) * | 2007-06-01 | 2008-12-11 | Daito Giken:Kk | 遊技台 |
-
1985
- 1985-03-25 JP JP60059822A patent/JPS61218235A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008295872A (ja) * | 2007-06-01 | 2008-12-11 | Daito Giken:Kk | 遊技台 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900016874A (ko) | 리쥼 기능을 갖는 컴퓨터 | |
| KR870010435A (ko) | 데이타 처리 장치의 표시 데이타 출력 제어 장치 | |
| JPS61218235A (ja) | 信号判定回路 | |
| JP2878320B2 (ja) | 火災報知設備 | |
| JPH0416809B2 (ja) | ||
| JP2629382B2 (ja) | プログラマブルコントローラシステム | |
| JP2572386B2 (ja) | 故障診断装置 | |
| JP2827237B2 (ja) | 電子機器テスト回路 | |
| JPS62214974A (ja) | プリンタ装置 | |
| JPH0244436A (ja) | 情報処理監視システム | |
| SU690498A1 (ru) | Вычислительное устройство дл контрол параметров объекта | |
| JPH0250226A (ja) | マイクロコンピュータ | |
| JPH04267438A (ja) | 二重例外検出装置 | |
| JP2804406B2 (ja) | パルス測定装置 | |
| JPH0224290Y2 (ja) | ||
| JPS63116243A (ja) | 自己診断方式 | |
| JPH03266246A (ja) | 磁気記録再生装置 | |
| JPH07199800A (ja) | スイッチ信号の処理装置 | |
| JPH01187621A (ja) | キー入力装置 | |
| JPH04262402A (ja) | プログラマブルコントローラ | |
| JPH03139724A (ja) | データ処理装置 | |
| JPS6435640A (en) | Memory write fault demarcation processing system | |
| JPS63204444A (ja) | デ−タ処理システム | |
| JPH02140842A (ja) | 履歴情報の記憶制御回路 | |
| KR970017231A (ko) | 씨디피의 트랙옵셋정보 표시방법 |