JPS61214037A - インサ−キツトエミユレ−タのプロ−ブ制御回路 - Google Patents

インサ−キツトエミユレ−タのプロ−ブ制御回路

Info

Publication number
JPS61214037A
JPS61214037A JP60056700A JP5670085A JPS61214037A JP S61214037 A JPS61214037 A JP S61214037A JP 60056700 A JP60056700 A JP 60056700A JP 5670085 A JP5670085 A JP 5670085A JP S61214037 A JPS61214037 A JP S61214037A
Authority
JP
Japan
Prior art keywords
probe
cpu
buffer
circuit
under test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60056700A
Other languages
English (en)
Other versions
JPH07117907B2 (ja
Inventor
Noriyuki Suzuki
規之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP60056700A priority Critical patent/JPH07117907B2/ja
Publication of JPS61214037A publication Critical patent/JPS61214037A/ja
Publication of JPH07117907B2 publication Critical patent/JPH07117907B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）発明の技術分野 インサーキットエミュレータ（以ド、ＩＣＥという。）
を動作中に、被試験器にプローブを着脱したり、被試験
器の電源をオンオフしたりすると、過渡的にノイズが発
生し、ＩＣＥが誤動作することがある。
この発明は、この誤動作を防くようにしたものである。
（ロ）従来技術とその問題点 最初に、ＩＣＥの構成図を第２図に示す。
第２図の１はＩＣＥ１２は被試験器である。ＩＣＥＩに
は、ＣＰＵＩ　１、バッファ１２、プローブ１３がある
。
次に、ＩＣＥＩの外観図を第３図に示す。
第３図から明らかなように、ＩＣＥｌと被試験器２はプ
ローブ１３で接続される。
次に、従来技術の問題を第２図と第３図を参照して説明
する。
第３図のように接続して被試験器２の評価試験中に、被
試験器２をＩＣＥＩから外して不良箇所を手直しするケ
ースがある。このような場合には、次のようにして処理
する。
（ａｌｌｃＥｌが被試験器２の不良個所を見付け、ｎ番
地で止まったとする。
（ｂ）プローブ１３を被試験器２から外す。
（ｃ）被試験器２の不良個所を手直しする。
ｆｄ）被試験器２を手直しした後、プローブ１３を被試
験器２へ取りつける。
（ｅ）ＩＣＥＩをｎ番地の次から実行する。
（ａ）〜（ｅ）の操作のうち、（ｂ）項でプローブ１３
を外す場合と［ｄＪ項でプローブ１３を取りつける場合
に、過渡的にノイズが発生し、ＩＣＥＩが誤動作するこ
とがある。
（ハ）発明の目的 この発明は、プローブ１３の着脱で発生するノイズの影
響を排除し、ＩＣＥｌが誤動作するのを防ぐことを目的
とする。
（ニ）発明の要点 この発明は前記の目的を達成するために、第２図のＩＣ
Ｅｌの状態に新たにアイソレート状態という新しい状態
を追加するものである。
この状態てはＩＣＥＩは停止１シ、プローブ１３からの
ノイズはＩＣＥＩ内部に影響をりえない。
アイソレート状態は、新たに追加したアイル−１・信弓
発生回路で作られるアイル−（・伝号によって制御され
る。
アイル−ト信号は、スイッチにより手動で作られること
もあり、Ｉｌｏなと外部のソフトウェアにより制御され
てもよい。
ＩＣＥＩは、アイソレート信号がアクティブでない場合
は従来の動作をし、アイソレート信弓がアクティブな場
合はアイソレート状態になる。アイソレート状態では、
ＣＰＵ１１はりセットされ、プローブからのノイズに関
係なくＣＰＵは一定の状態を保つ。
また、一般にＣＰＵＩはリセット状態てはバスアクセス
をしないので、エミュレーノヨンメモリやトレースメモ
リなとＩＣＥｌ内の付加的回路に対し、誤った書き込み
なとはしない。
また、アイソレート状態ではバッファ１２が被試験器２
に対して作用しないような状態とする。
具体的には、アドレス・データの各ノイズはフローティ
ングとし、コントロールバスはアクティブでない状態、
すなわちオフとする。
（ネ）発明の実施例 ます、この発明による実施例の構成図を第１図に示す。
第１図のＩＣＥＩＯは、第２図のＩＣＥＩにアイソレー
ト信号発生回路１４を追加したものである。アイソレー
ト信号発生回路１４は、バッファ１２の入出力を制御す
るとともに、ＣＰＵ１１のリセ７）状態を制御する。
次に、アイソレート信号発生回路１４の実施例回路を第
４図に示す。
第４図の１５はスイッチ、１６はバッファである。
第４図のアイソレート信号発生回路１４は手動で動作す
るようにしたものであるが、Ｉｌｏなと外部のソフトウ
ェアで制御してもよいことは前述したとおりである。
通常、ＩＣＥｌｏを使用中のときは、第４図のスイッチ
１５をオフにしてアイソレート信号をアクティブでない
状態にする。
これにより、ＣＰＵ１１はリセット状態ではなくなり、
さらにバッファ１２はオフになるので、ＣＰＵＩＩと被
試験器２との間に信号を伝送することができる。
被試験器２からプローブ１３を外したい場合は、第４図
のスイッチ１５をオンにする。
スイッチ１５をオンにするとアイソレート信号がアクテ
ィブになるので、ＣＰＵ１１はリセット状態となり、さ
らにバッファ１２はオフとなる。
これにより、ＣＰＵ１１と被試験器２との間に信号が流
れなくなる。
したがって、被試験器２からプローブ１３を付けたり外
したりしても、ＩＣＥＩＯ側にノイズが流れないように
なる。
再び、被試験器を接続してスイッチ１５をオフにすると
、ＣＰＵＩＩと被試験器２との間は元の状態に戻って信
号が流れる。
（へ）発明の効果 従来、次の（ａ）　、（ｂ）のようなケースでは、ノイ
ズによりＩＣＥが誤動作するので、ＩＣＥ全体の電源を
おとすか、リセットする必要があったか、この発明によ
れば、そのような処置を講しなくても作業を続行するこ
とかできる。
（ａ）２ｍ試験器２からプローブ１３を付けたり外した
りした場合。
（ｂ）プローブ】３を被試験器２へ取りつけたままで、
被試験器２の電源をオンオフした場合。
【図面の簡単な説明】
第１図はこの発明による実施例の構成図、第２図はＩＣ
Ｅの構成図、 第３図は第２図の外観図、 第４図はアイソレート信号発生回路１４の実施例回路図
。 ■・・・・・・■ＣＥ１２・・・・・・被試験器、１０
・・・・・・ＩＣＥｌ　１１・・・・・・ＣＰＵ１１２
・・・・・・バッフγ、１３・・・・・・プローブ、１
４・・・・・・アイソレート信号発生回路、１５・・・
・・・スイッチ、１６・・・・・・バッファ。 代理人　弁理士　小　俣　欽　司 ＝７一 第　　　３　　　図 インサーキットエミュレータ 第　　４　　　図 一９’）Ｒ−

Claims (1)

  1. 【特許請求の範囲】 １　ＣＰＵとバッファとプローブをもち、前記バッファ
    から前記プローブを介して被試験器を接続するインサー
    キットエミュレータにおいて、前記ＣＰＵと前記バッフ
    ァを制御するアイソレート信号発生回路を設け、 前記アイソレート信号発生回路からのアイソレート信号
    がアクティブでないときは前記ＣＰＵと前記バッファは
    通常のエミュレーション動作を行ない、 前記アイソレート信号がアクティブのときは、前記ＣＰ
    Ｕをリセット状態にするとともに、前記バッファをオフ
    にすることを特徴とするインサーキットエミュレータの
    プローブ制御回路。
JP60056700A 1985-03-20 1985-03-20 アイソレート状態をもつインサーキットエミュレータ Expired - Lifetime JPH07117907B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60056700A JPH07117907B2 (ja) 1985-03-20 1985-03-20 アイソレート状態をもつインサーキットエミュレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60056700A JPH07117907B2 (ja) 1985-03-20 1985-03-20 アイソレート状態をもつインサーキットエミュレータ

Publications (2)

Publication Number Publication Date
JPS61214037A true JPS61214037A (ja) 1986-09-22
JPH07117907B2 JPH07117907B2 (ja) 1995-12-18

Family

ID=13034741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60056700A Expired - Lifetime JPH07117907B2 (ja) 1985-03-20 1985-03-20 アイソレート状態をもつインサーキットエミュレータ

Country Status (1)

Country Link
JP (1) JPH07117907B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5995654A (ja) * 1982-11-22 1984-06-01 Mitsubishi Electric Corp マイクロプロセッサのデバックマシーン接続装置
JPS59184954A (ja) * 1983-04-04 1984-10-20 Mitsubishi Electric Corp マイクロコンピユ−タシステム用開発装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5995654A (ja) * 1982-11-22 1984-06-01 Mitsubishi Electric Corp マイクロプロセッサのデバックマシーン接続装置
JPS59184954A (ja) * 1983-04-04 1984-10-20 Mitsubishi Electric Corp マイクロコンピユ−タシステム用開発装置

Also Published As

Publication number Publication date
JPH07117907B2 (ja) 1995-12-18

Similar Documents

Publication Publication Date Title
US4670877A (en) LSI circuit with self-checking facilitating circuit built therein
JP2002267721A (ja) Ｃｐｕ内蔵ｒａｍ混載ｌｓｉのテスト装置および方法
US6954878B2 (en) Break board debugging device
US7080299B2 (en) Resetting latch circuits within a functional circuit and a test wrapper circuit
US5940783A (en) Microprocessor and method of testing the same
JPS61188626A (ja) マイクロプロセツサ
JPS61214037A (ja) インサ−キツトエミユレ−タのプロ−ブ制御回路
US20070032999A1 (en) System and method for emulating hardware failures and method of testing system software incorporating the same
US6765403B2 (en) Test circuit and test method for protecting an IC against damage from activation of too many current drawing circuits at one time
JPH0320710B2 (ja)
JPH09160802A (ja) テスト装置
JP4179190B2 (ja) ワンチップマイクロコンピュータ及びワンチップマイクロコンピュータの過電圧印加試験方法
JPH04238278A (ja) 半導体装置
JP2861001B2 (ja) 入出力回路
JPS6318445A (ja) マイクロコンピユ−タ開発支援装置
JPH0827740B2 (ja) デ−タ処理装置
JPH01223521A (ja) 大規模集積回路
KR100425217B1 (ko) 저전압 검출 블록의 테스트 회로
JPH09311162A (ja) 回路モニタ方法
JPH01276245A (ja) 診断方式
JPH0573350A (ja) 副入出力端子を有するマイクロ・プロセツサ
JPH0389181A (ja) 半導体集積回路
JPH04192040A (ja) デバッグ装置
JPH02118475A (ja) 論理集積回路
JPH01116466A (ja) 集積回路の試験回路