JPS61212893A - 文字画像表示制御装置 - Google Patents

文字画像表示制御装置

Info

Publication number
JPS61212893A
JPS61212893A JP60052479A JP5247985A JPS61212893A JP S61212893 A JPS61212893 A JP S61212893A JP 60052479 A JP60052479 A JP 60052479A JP 5247985 A JP5247985 A JP 5247985A JP S61212893 A JPS61212893 A JP S61212893A
Authority
JP
Japan
Prior art keywords
signal
output
display
interrupt
cursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60052479A
Other languages
English (en)
Other versions
JPH0545038B2 (ja
Inventor
勝己 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Micom System Co Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Micom System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Micom System Co Ltd filed Critical Fujitsu Ltd
Priority to JP60052479A priority Critical patent/JPS61212893A/ja
Publication of JPS61212893A publication Critical patent/JPS61212893A/ja
Publication of JPH0545038B2 publication Critical patent/JPH0545038B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は文字画像表示制御装置に関し、特にマイクロコ
ンビーータあるいはパーソナルコンピュータ等で使用さ
れているCRTディスプレイ装置等を制御する、CRT
コントローラ等の文字画像表示制御装置に関する。
〔従来の技術〕
一般にこの種の文字画像表示制御装置(以下CRTコン
トローラという)は、CRTなどの画面に文字画像など
の表示のタイミングを指示する表示タイミング信号(図
面中にはDISPTMGとして示されておシ、通常、表
示期間はハイレベルとなる)、同じく画面中にカーソル
表示を指示するカージル表示信号(図面中にはCUDI
SPとして示されてお9、通常、カーソル表示期間はハ
イレベルとなる)、および割込み信号(図面中にはIR
Qとして示されておシ、例えばCRTにライトペンが尚
てられたとき、あるいはCRT画面が垂直ブランク期間
内にあるときのように、CRTコントローラが外部のC
PUなどに対し割込みをしたい条件が生じたとき、それ
を検出して該CPUなどに割込みを要求する信号)の各
信号をその内部において発生し、該各信号を該CRTコ
ントローラの各外部端子からそれぞれ外部回路に出力す
るように構成されている。
第4図は従来のCRTコントローラ1における上記表示
タイミング信号、カーソル表示信号および割込み信号の
発生回路の部分を示すブロック図である。該図に示され
るように、クロック・ぐルスCLKがメモリアドレスカ
ウンタ11および水平カウンタ14にそれぞれカウント
クロックとして入力されるとこれらのカウンタによって
それぞれメモリアドレスおよび水平方向のキャラクタ数
がカウントされる。更に該水平カウンタ14の出力はラ
スタカウンタ15に入力されてラスタ数がカウントされ
、更に該ラスタカウンタ15の出力は垂直カウンタ16
に入力されて垂直方向の行数(この場合1行は例えば8
ラスタによって構成される。)がカウントされる。そし
て該水平カウンタ14の出力と垂直カウンタ16の出力
とが表示タイミングコントロール回路17に入力され、
該表示タイミングコントロール回路17においてCRT
上での表示期間と非表示期間とがコントロールされ、そ
の出力側から表示タイミング信号DISPTMG (す
なわちCRTでの表示期間中は例えば、ハイレベル、非
表示期間中は例えばロウレベルとなる信号)がその外部
端子T、を通して出力される。(第2図(、)参照) lcicRTコントローラ1内のカーソルレジスタ12
には、CRT画面上にカーソル表示がなされるメモリア
ドレスが指定され(通常使用者側で指定スる)、メモリ
アドレスカウンタ11のカウント値と該カーソルレジス
タ12で指定されたメモリアドレス値とがコントロ−ル
13で比較され、それらの値が一致すると該コンパレー
タ13の出力側からハイレベルの信号が出力される。そ
して該コンパレータ13の出力信号(すなわちカーソル
信号)と表示タイミングコントロール回路17の出力信
号とがアンドダート19に入力され、該表示タイミング
コントロール回路17の出力信号(表示タイミング信号
DI8PTMG)がノ1イレペルのとき、すなわち表示
期間中は該コン・平レータ13の出力信号(カーソル信
号)が有効とされ、該アンド?−)19の出力側からカ
ーソル表示信号CUDISPとしてその外部端子T2よ
シ出力され、(第2図(b)参照)、該カーソルレジス
タ12で指定された所定のメモリアドレスに対応するC
RT画面上にカーソルを表示させる。
更に該CRTコントローラ1には、CRTにライトベン
による割込みがかかったとき、およびCRT画面が垂直
ブランク期間に入ったとき(すなわち空き時間に入った
とき)、これを検出して外部のCPUなどに割込みを要
求する信号(ここでは単に割込み信号という)IRQを
出力する回路が設けられる。
そのために該CRTコントローラlには、CRT画面上
に当てられたライトペンからの文字検出・クルス信号が
ライトベンストローブ信号LPSTBとして入力され、
その立上り検出回路21においてノ)イレベルが検出さ
れると該立上り検出回路21からの出力信号によって、
該ライトペンレジスタ18にはメモリアドレスカウンタ
11からのメモリアドレスとラスタカウンタ15からの
ラスクアドレスとが書込まれるとともに、フリップフロ
ップ23がセットされ、その出力側からライトペン割込
み信号LP、IRQが出力される。一方表示タイミング
コントロール回路17から出力される垂直ブランク期間
に対応する垂直ブランク信号は他の7リツプフロツゾ2
4にセットされその出力側から垂直ブランク割込み信号
V、BLK、IRQが出力され、これら2つの割込み信
号L P 、 IRQおよびV、BLK IRQがオア
ゲート25を通シ、割込み信号IRQとしてその外部端
子Taから出力される。
そしてこの割込み信号によって外部のCPUなどに割込
みを要求しく例えばCPUに対しCRTコントローラ内
のライトペンレジスタのデータ内容な読出すように要求
し)、それによって該CPUが該データ内容を読出せば
、該CPUからの読出し信号によシステータスレジスタ
22を通して咳フリッゾフロ、プ23および24がリセ
ットされる。なおこの割込み信号IRQは第2図(、)
に示されるように表示タイミング信号の信号レベルと関
係なく発生きれ、外部のcpυが割込みを受付ければ再
びロウレベルとされる。
上述したようなカーソル表示信号および割込み信号発生
回路を有する従来のCRTコントローラにおいては、上
述したように該カーソル表示信号CUDISPおよび割
込み信号IRQがそれぞれ別々の外部端子T2およびT
3を通して外部に出力されるように構成されており、し
たがってCRTコントローラに上記割込み検出機能をも
たせたことにより外部端子の数(いわゆるCRTコント
ローラのピン数)が1ビン余分に必要とな勺(例えば従
来40ピン必要としたものが41ビンとなる)、その余
分に必要とする1ビンを確保するだけのためにもう1つ
大型のパッケージを使用しなければならないという問題
点があった。
〔発明が解決しようとする問題点〕
本発明は上記問題点を解決するためになされたもので、
表示タイミング信号DrSPTMGがロウレベルである
期間中は、仮にコン・!レータ13の出力信号(カーソ
ル信号)がハイレベルとなっても、アンドダート19の
出力信号すなわちカーソル表示信号CUDISPはロウ
レベルとなって咳カーソル信号は無効とな9、その期間
中は該カーソル表示信号CUDISPを出力する外部端
子(ビン)Tzが空いている(利用されていない)こと
に着目し、との空き時間を利用して、該カーソル表示信
号を出力する外部端子T2から時分割的に上記割込み信
号IRQをも出力させるという着想にもとづいて、これ
らカーソル表示信号および割込み信号用として本来側々
の外部端子(すなわち2ピン)を必要とするところを1
ピンで兼用させることにより、上記割込み検出機能のた
めにピン数を増す必要がなく、それによって例えば40
ビンの標準ノ々ッケージに該CRTコントローラとして
のICをおさめることができるようにしたものである。
〔問題点を解決するための手段〕
そして上記問題点を解決するための手段として本発明に
よれば、カーソル表示信号および割込み信号を出力する
共通の外部端子(第1図To)をそなえ、該カーソル表
示信号は表示タイミング信号が一方の論理レベル(例え
ばハイレベル)の期間中においてのみ出力され、一方該
割込み信号は該表示タイミング信号が他方の論理レベル
(例えばロウレベル)の期間中においてのみ出力される
よりに、内部で論理処理されている、文字画像表示制御
装置が提供される。
〔作 用〕
上記構成によれば、表示タイミング信号が該他方の論理
レベル、例えばロウレベルのとき、すなわち該カーソル
表示信号を出力する外部端子が利用されていない空き時
間を利用して該外部端子から時分割的に割込み信号が出
力されるため、該カーソル表示信号と割込み信号とを共
通の外部端子から出力させることができ、CRTコント
ローラに割込み検出機能をもたせたことによるピン数の
増加をもたらすことがなく、そのために更に1つ大型の
ノやッケージを使用する必要がなくなる。
〔実施例〕
第1図は、本発明の1実施例としての文字画像表示制御
装置(CRTコントロー2)を示すもので第4図の従来
例と共通する部分には同一の符号が付されている。
そして第3図の従来例と相違する点は、オアダート25
の出力側から出力される割込み信号IRQがアンドダー
ト27の一方の入力端子に入力され、該アンドダート2
7の他方の入力端子には表示タイミングコントロール回
路17から出力される表示タイミング信号がインバータ
26を通して入力される。したがって該割込み信号IR
Qは該表示タイミング信号DISPTMGがロウレベル
の期間中のみ該アンドダート27の出力側から出力され
る。そしてオアr−ト28の入力側には、それぞれアン
ドゲート19の出力信号とアンドダート27の出力信号
とが入力されるため、該オアr−)28の出力側すなわ
ち外部端子T。からは、該表示タイミング信号DISP
TMGがハイレベルの期間中においてのみカーソル表示
信号CUDISPが出力可能とされ、一方該表示タイミ
ング信号DISPTMGがロウレベルの期間中において
のみ、割込み信号IRQが出力可能とされる。このよう
にして上記外部端子Toは該カーソル表示信号CUDI
8Pと割込み信号IRQの共通端子として使用され、該
外部端子T0からは第2図(d)に示すように該カーソ
ル表示信号CUDISPが出力されない空き時間(すな
わち表示タイミング信号DISPTMGがロウレベルの
期間)を利用して該割込み信号IRQが出力される。
なお本発明によるCRTコントローラ1の外部に例えば
第3図に示されるようにアンドグー)31゜33インバ
ータ32からなる付属装置3を接続すれば該外部端子T
oから時分割的に出力されるカーソル表示信号CUDI
SPと割込み信号IRQとを分離することができ(すな
わち表示タイミング信号DISPTMGがハイレベルの
期間中に端子Toから出力される信号はカーソル表示信
号CUDI’SPであってアンドダート31側から出力
され、一方表示タイミング信号DISPTMGがロウレ
ベルの期間中に端子T0から出力される信号は割込み信
号IRQであってアンドr−)33側から出力される)
、これら各信号をそれぞれ所定の外部回路に供給するよ
うにすることができる。
〔発明の効果〕
本発明によればカーソル表示信号および割込み信号とし
て本来別々の外部端子が必要であるところを1つの外部
端子で兼用することができ、CRTコントローラに割込
み検出機能を付加したことに拘らず、そのパーケージを
一段と大型のものに置き換える必要がなくなる。
【図面の簡単な説明】
第1図は、本発明の1実施例としての文字画像表示制御
装置を示す回路ブロック図、 第2図(&) 、 (b) 、 (e)、および(d)
は、それぞれ第1図に示される装置の外部端子T1から
出力される表示タイミング信号、装置内部で発生される
カーソル表示信号、同じく割込み信号、ならびに外部端
子T0から出力される表示タイミング信号および割込み
信号の波形を示す図、 第3図は、所望に応じて第1図の装置外部に接続される
付属装置の構成を例示する回路図、第4図は、従来形の
文字画像表示制御装置の1例を示す回路ブロック図であ
る。 (符号の説明) 1・・・CRTコントローラ、11・・・メモリアドレ
スカウンタ、12・・・カーソルレジスタ、13・・・
コンノやレータ、14・・・水平カウンタ、15・・・
ラスタカウンタ、16・・・垂直カウンタ、17・・・
表示タイミングコントロール回路、18・・・ライトヘ
ンレジスタ、19 ・アンドゲート、21・・・立上り
検出回路、22・・・ステータスレジスタ、23,24
・・・フリップフロップ、25・・・オアゲート、26
・・インバータ、27・・・アンドゲート、28・・・
オアゲート、3・・・付属装置、31.33・・・アン
ドゲート、32・・・インバータ。

Claims (1)

    【特許請求の範囲】
  1. 1、カーソル表示信号および割込み信号を出力する共通
    の外部端子をそなえ、該カーソル表示信号は表示タイミ
    ング信号が一方の論理レベルの期間中においてのみ出力
    され、一方該割込み信号は該表示タイミング信号が他方
    の論理レベルの期間中においてのみ出力されるように、
    内部で論理処理されていることを特徴とする文字画像表
    示制御装置。
JP60052479A 1985-03-18 1985-03-18 文字画像表示制御装置 Granted JPS61212893A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60052479A JPS61212893A (ja) 1985-03-18 1985-03-18 文字画像表示制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60052479A JPS61212893A (ja) 1985-03-18 1985-03-18 文字画像表示制御装置

Publications (2)

Publication Number Publication Date
JPS61212893A true JPS61212893A (ja) 1986-09-20
JPH0545038B2 JPH0545038B2 (ja) 1993-07-08

Family

ID=12915856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60052479A Granted JPS61212893A (ja) 1985-03-18 1985-03-18 文字画像表示制御装置

Country Status (1)

Country Link
JP (1) JPS61212893A (ja)

Also Published As

Publication number Publication date
JPH0545038B2 (ja) 1993-07-08

Similar Documents

Publication Publication Date Title
US4626837A (en) Display interface apparatus
JPS6037477B2 (ja) デイスプレイ装置
KR940003631B1 (ko) 제어장치를 구비한 시스템
JPS61212893A (ja) 文字画像表示制御装置
KR100471785B1 (ko) 액정표시장치의초기과도상태보호회로
EP0613115A2 (en) Display data write control device
KR890002144Y1 (ko) 레이저 프린터의 그래픽용 메모리 보오드
JP3037242B2 (ja) パイプライン処理回路
US20050030428A1 (en) On-screen display device
KR950008660B1 (ko) 키보드 콘트롤러의 인터럽트 제어장치
JPS6352178A (ja) 競合回避回路
KR0152347B1 (ko) 비디오램의 데이타 액세스 방법
JPS6280695A (ja) ブリンク制御回路
KR940010480B1 (ko) 액정 모니터의 커서 발생회로
KR950006177Y1 (ko) 비디오 메모리 액세스 제어회로
JPS6270894A (ja) 表示制御装置
KR900004014Y1 (ko) 디램 리프레쉬 회로
JPH0449115B2 (ja)
JP2002525684A (ja) 複数のディスプレイを制御する装置、該装置を有するシステム、ならびにそのための方法
JPS5964889A (ja) フオントメモリ共用装置
JPS63246791A (ja) カ−ソル表示装置
JPS59212883A (ja) Crtデイスプレイ制御装置
JPS608891A (ja) キヤラクタジエネレ−タの制御方式
JPS59226937A (ja) ビデオメモリへのインタフエ−ス回路
JPS63127327A (ja) フイ−ルド発生方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees