JPS61208875A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61208875A JPS61208875A JP5090285A JP5090285A JPS61208875A JP S61208875 A JPS61208875 A JP S61208875A JP 5090285 A JP5090285 A JP 5090285A JP 5090285 A JP5090285 A JP 5090285A JP S61208875 A JPS61208875 A JP S61208875A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- film
- impurity
- oxide film
- coated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＭＯ８型半導体装置の形成に関し、特にソー
ス・ドレイン拡散層の形成法に関する。
ス・ドレイン拡散層の形成法に関する。
ＭＯ８型半導体装置のソース・ドレイン拡散層を形成す
るため、従来の技術としては、ポリシリコン等を使用し
たゲート電極を形成した後、これをマスクとして不純物
を導入することが行われている。
るため、従来の技術としては、ポリシリコン等を使用し
たゲート電極を形成した後、これをマスクとして不純物
を導入することが行われている。
上述した従来のソース・ドレイン拡散層の形成法では、
ゲート電極直下のチャンネル領域の一部Ｋまで、拡散層
不純物がまわシ込むことは避けられない。この結果、ゲ
ート電極とドレイン拡散層との間に容量ができる。これ
は、トランジスタの動作遅延時間を大きくし、消費電力
を増大させる。
ゲート電極直下のチャンネル領域の一部Ｋまで、拡散層
不純物がまわシ込むことは避けられない。この結果、ゲ
ート電極とドレイン拡散層との間に容量ができる。これ
は、トランジスタの動作遅延時間を大きくし、消費電力
を増大させる。
この容量低減のために、不純物の導入方法に関しては、
イオン注入法を用い、その後の熱処理もできるだけ低温
で行い、さらに導入する不純物も拡散係数の小さいもの
を使用するととＫよって、不純物の再分布を極力小さな
ものとしている。この結果、不純物のゲート下へのまわ
シ込みはかなり抑えることが出来るものの、基板と拡散
層との接合部において不純物プロファイルが急峻なもの
となシ、基板側への空乏層の広がシが大きくなり、ソー
ス・ドレイン間のパンチスルー耐圧が小さくなる欠点が
有する。このため、従来方法で特に微細な設計寸法のト
ランジスタを形成することには限界がある。
イオン注入法を用い、その後の熱処理もできるだけ低温
で行い、さらに導入する不純物も拡散係数の小さいもの
を使用するととＫよって、不純物の再分布を極力小さな
ものとしている。この結果、不純物のゲート下へのまわ
シ込みはかなり抑えることが出来るものの、基板と拡散
層との接合部において不純物プロファイルが急峻なもの
となシ、基板側への空乏層の広がシが大きくなり、ソー
ス・ドレイン間のパンチスルー耐圧が小さくなる欠点が
有する。このため、従来方法で特に微細な設計寸法のト
ランジスタを形成することには限界がある。
本発明のＭＯ８型半導体装置の拡散層の形成方法は、ゲ
ート電極の形成後、シラノールを主体とする薄い２００
０Ａ以下の膜厚の塗布膜をつけ、焼きしめを行った後、
不純物を導入することを特徴としている。
ート電極の形成後、シラノールを主体とする薄い２００
０Ａ以下の膜厚の塗布膜をつけ、焼きしめを行った後、
不純物を導入することを特徴としている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。
まず半導体基板ＩＫゲート酸化膜３をつけ、ポリシリコ
ンを使ったケート電極２を形成する。さらに約５００Ａ
以下の酸化を行って、ゲート電極側面及び、ソース・ド
レイン領表面に酸化膜２．４をつける（第１図ａ）。次
に、シラノールを主体とした塗布膜５をスピンコード法
等によってつけ、焼きしめる。焼きしめ温度は通常は約
２００℃程度から段階的に温度を上げ約９００℃以下の
熱処理を行う。従って、第１図すに示す様にゲート電極
の側面にはなだらかＫ ８ ｉ０鵞を主成分とする膜５
が形成される。こＯ後、イオン注入法によって不純物を
導入する。このとき、不純物分布は図に示す様にゲート
電極近傍から、離れるに従って拡散層深さがなだらかに
増加する様なプロファイルとなる。
ンを使ったケート電極２を形成する。さらに約５００Ａ
以下の酸化を行って、ゲート電極側面及び、ソース・ド
レイン領表面に酸化膜２．４をつける（第１図ａ）。次
に、シラノールを主体とした塗布膜５をスピンコード法
等によってつけ、焼きしめる。焼きしめ温度は通常は約
２００℃程度から段階的に温度を上げ約９００℃以下の
熱処理を行う。従って、第１図すに示す様にゲート電極
の側面にはなだらかＫ ８ ｉ０鵞を主成分とする膜５
が形成される。こＯ後、イオン注入法によって不純物を
導入する。このとき、不純物分布は図に示す様にゲート
電極近傍から、離れるに従って拡散層深さがなだらかに
増加する様なプロファイルとなる。
以上説明したように本発明はゲート電極を形成後、シラ
ノールを主体とする塗布膜をつけ、焼きしめることｒ（
よって、ゲート電極の側面になだらかなＳ ｉｏｚを主
成分とする膜つけ、これをマスクとしてソース・ドレイ
ン拡散島形成のための不純物をイオン注入法によって導
入するため、これによ多形成されたソース中ドレイン拡
散層の不純物分布はゲート電極近くでは浅く小さく、離
れるに従ってしだいに深く、大きくなるプロファイルと
なる。
ノールを主体とする塗布膜をつけ、焼きしめることｒ（
よって、ゲート電極の側面になだらかなＳ ｉｏｚを主
成分とする膜つけ、これをマスクとしてソース・ドレイ
ン拡散島形成のための不純物をイオン注入法によって導
入するため、これによ多形成されたソース中ドレイン拡
散層の不純物分布はゲート電極近くでは浅く小さく、離
れるに従ってしだいに深く、大きくなるプロファイルと
なる。
したがって、チャンネル領域にまわシ込む不純物の量が
小さくなシ、ゲート電極とドレイン間の容量を小さくす
ることができ、トランジスタの動作速度の向上や、低消
費電力化に大きく寄与する。
小さくなシ、ゲート電極とドレイン間の容量を小さくす
ることができ、トランジスタの動作速度の向上や、低消
費電力化に大きく寄与する。
また、拡散層の高濃度部分に着目すると、ソース・ドレ
イン間のその距離が大きくなっているためパンチスルー
の発生しにくい構造となっておシ、トランジスタの微細
化に大変有利な製造方法である０
イン間のその距離が大きくなっているためパンチスルー
の発生しにくい構造となっておシ、トランジスタの微細
化に大変有利な製造方法である０
第１図ａ乃至Ｃは本発明の実施例を示す縦断面図である
。 ａ
２グーとｔ＠結 ｌ 図
。 ａ
２グーとｔ＠結 ｌ 図
Claims (1)
- 半導体表面に絶縁膜を介して電極を形成した後、シラノ
ールを主体とする薄い膜厚の塗布膜をつけ、焼きしめを
行った後に不純物を導入することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5090285A JPS61208875A (ja) | 1985-03-14 | 1985-03-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5090285A JPS61208875A (ja) | 1985-03-14 | 1985-03-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61208875A true JPS61208875A (ja) | 1986-09-17 |
Family
ID=12871678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5090285A Pending JPS61208875A (ja) | 1985-03-14 | 1985-03-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61208875A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846194A (ja) * | 1994-07-26 | 1996-02-16 | Nec Corp | 半導体装置の製造方法 |
-
1985
- 1985-03-14 JP JP5090285A patent/JPS61208875A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846194A (ja) * | 1994-07-26 | 1996-02-16 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61179567A (ja) | 自己整合積層ｃｍｏｓ構造の製造方法 | |
| JPH04102317A (ja) | 半導体装置の製造方法 | |
| US5940710A (en) | Method for fabricating metal oxide semiconductor field effect transistor | |
| JPH05145027A (ja) | シリコン集積回路の製造に於ける欠陥形成の制御方法、酸化膜の品質及び欠陥形成の制御方法、二重拡散集積回路デバイスセルと、集積回路ｍｏｓｆｅｔセルの形成方法 | |
| JPS63305546A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61208875A (ja) | 半導体装置の製造方法 | |
| JPH01194362A (ja) | 埋め込みゲート型ｍｏｓｆｅｔの製造方法 | |
| JPH10270680A (ja) | Ｍｏｓゲート半導体装置 | |
| JPS6014471A (ja) | 半導体装置の製造方法 | |
| JPS6025028B2 (ja) | 半導体装置の製造方法 | |
| JPS6126264A (ja) | 半導体装置の製造方法 | |
| JPH0212960A (ja) | 半導体装置の製造方法 | |
| JPH08306923A (ja) | 半導体素子のトランジスター製造方法 | |
| JPS594169A (ja) | 半導体装置の製造方法 | |
| JPH01181566A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| JPH01143357A (ja) | 半導体装置およびその製法 | |
| KR100244789B1 (ko) | 반도체소자제조방법 | |
| JPH025436A (ja) | 電界効果トランジスタの製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPS63289963A (ja) | 半導体装置の製造方法 | |
| KR0135040B1 (ko) | Mosfet 제조방법 | |
| JPH04196341A (ja) | 半導体装置の製造方法 | |
| KR0147255B1 (ko) | Mosfet의 제조방법 | |
| JPH01147867A (ja) | 半導体装置の製造方法 | |
| KR930022596A (ko) | 평탄화된 하부 게이트 박막 트랜지스터 제조방법 |